1、 课课 程程 设设 计计 说说 明明 书书 题目名称题目名称 余三码十进制加法器设计余三码十进制加法器设计 院（系）院（系） 计算机科学与技术计算机科学与技术 专业（班级）专业（班级） 课程设计纸 共 页 第 1 页 装 订 线 目目 录录 1设计题目2 2设计目的2 3设计任务2 4设计分析2 5设计过程2 5.1 设计原理2 5.2 器件选择3 5.3 电路链接及结果显示4 6设计心的 8 7. 参考文献.8 课程设计纸 共 页 第 2 页 装 订 线 1. 设计题目设计题目 余三码十进制加法器单元电路的设计与实现 2 2设计目的设计目的 1对已学过的组成原理知识知识进行综合运用； 2能按
2、要求设计出具有一定功能的逻辑电路。 3 3设计任务设计任务 1、 已知余三编码由四位二进制组成， 2 十进制一位数的余三码进行相加要对最后的运算结果 进行调整，若结果无进位，则从和数中减去 3，若结果有进位，则在和数中加上 3，设计具有此 功能的加法逻辑电路。 2、利用 MAX PLUS II 完成电路图的绘制，选择合适的逻辑电路和芯片。 3、对所设计的电路分析其性能优劣，并与所熟悉的其他电路做比较，总结各自优缺点。 4、利用软件进行仿真。 4. 设计分析设计分析 余三码的十进制加法器，分析为输入的两个余三码数相加，结果为余三码数。实现余三码的 十进制加法器可以使用多中方法，如超前进位加法器、串行进位加法器。可以使用集成器件，如 74ls283 等，也可以使用基本的与、或、非门等完成设计。 因此，余三码的十进制加法器的设计，在这里使用两中方法，一种是集成器件 74ls283，原 理是超前进位的方法，另一种方法是使用与、非、或门，利用串行进位加法器实现。在实现过程 中一定要注意编码的变换。 5. 设计过设计过程程 5.1 设计原理 全加器原理：由全加器的真值表可得 Si和 Ci的逻辑表达式： 定义两个中间变量 Gi和 Pi： 课程设计纸 共 页 第 3 页 装 订 线 利用这个方法实现行波加法器，每一个加法器产生的进位作为
