1、目录目录 一、 设计任务和基本要求设计任务和基本要求.3 二、 设计方案设计方案3 三、 电路设计电路设计3 1、 秒信号发生器3 2、 时、分、秒计数器设计4 3、 译码显示电路5 4、 校时电路6 四、 元件及工具清单元件及工具清单.7 五、 故障分析故障分析10 六、 心得体会心得体会10 - 2 - 一、 设计任务和基本要求设计任务和基本要求 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下： 、采用 LED 显示累计时间“时”、“分”、“秒”。 、具有校时功能。 二、 设计方案设计方案 数字电子钟的原理方框图如图 5.7.1 。该电路系统由秒信号发生器、 “时、
2、分、秒” 计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时 基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信 号送入“秒计数器” ， “秒计数器”采用六十进制计数器，每累计 60 秒发出一个“分脉冲” 信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用六十进制计数器，每累 计 60 分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器” 。 “时计数器”采用 24 进制计数器，可实现对一天 24 小时的累计。译码显示电路将“时” 、 “分” 、 “秒”计数器的 输出状态经七段显示译码器译码，通过六位 LED 七段显示
3、器显示出来。校时电路是用来对 “时” 、 “分” 、 “秒”显示数字进行校对调整的。 图图. . . 数字电子钟系统框图数字电子钟系统框图 三、 电路设计电路设计 1 1、 秒信号发生器秒信号发生器 秒信号发生器是数字电子钟的核心部分， 它的精度和稳定度决定了数字钟的质量， 通常 译译 码码 时计数时计数/24进制进制 译译 码码 分计数分计数/60进制进制 译译 码码 秒计数秒计数/60进制进制 晶体振荡器晶体振荡器 分频分频 器器 校时电校时电 路路 分信号分信号 时信号时信号 32768Hz - 3 - 用晶体振荡器产生的脉冲经过整形、分频获得 1HZ 的秒脉冲。常用的典型电路如图 5.
4、7.2 所示。 CD4060 是 14 位二进制计数器。它内部有 14 级二分频器，有两个反相器。CP1(11 脚） 、 CP0(10 脚)分别为时钟输入、输出端，即内部反相器 G1 的输入、输出端。图中 R 位反馈电 阻（10 兆欧100 兆欧） ，目的是为 CMOS 反相器提供偏置，使其工作在放大状态。C1 是频 率微调电容，取 5/30pF，C2 是温度特性校正用电容，一般取 2050pF。内部反相器 G2 起 整形作用，且提高带负载能力。石英晶体采用 32768HZ 晶振，若要得到 1HZ 的脉冲，则需经 过 15 级二分频器完成。 图图. . 秒信号发生器秒信号发生器 由于 CD4060 只能实现 14 级分频， 故必须外加一级分频器， 可采用 CD4013 双 D 触发器完成。 、秒、分、秒、分、时计数器设计时计数器设计 秒、分计数器为
