1、 毕业设计（论文）毕业设计（论文） （2010 届）届） 题题 目目 智能倒计时器的设计智能倒计时器的设计 指导教师指导教师 院院 系系 机械电子与建筑工程学院机械电子与建筑工程学院 1 智能倒计时器的设计 院系：机械电子与建筑工程学院 班级： 指导老师： 姓名： 4 41 1 硬件设计硬件设计 本电路设计以 AT89S51 单片机为系统核心，通过对 AT89S51 的编程加上一些外围电路来 完成所要求的所有功能，电路的原理框图如图 1 所示。该图包括单片机时钟电路、单片机复 位电路、控制电路、显示电路、报警电路和单片机等 6 个部分。 图 1 基于单片机的设计参考方案框图 4 41 11 1
2、 主要单元电路设计主要单元电路设计 1.1.AT89S51 单片机电路设计单片机电路设计 AT89 系列单片机是美国 ATMEL 公司继承 INTEL 公司 80C31 的核心技术并和自身先进的闪 电存储器（FLASH MEMORY）技术相结合而产生的 FLASH 单片机系列。它是一种低功耗、高性 能、内含 4K/8K 字节闪电存储器、用 CHMOS 工艺制作的 8 位单片机。 AT89S51 是 ATMEL 公司的产品，它具有 8 位 CPU，4 个 I/O 口，32 根 I/O 口线，两个 16 位的定时器/计数器，五个中断源，两个优先级等特点。 2010 届学生毕业设计（论文） 2 1主
3、要特性 与 MCS-51 兼容 4K 字节可编程闪烁存储器 寿命：1000 写/擦循环 数据保留时间：10 年 全静态工作：0Hz-24Hz 三级程序存储器锁定 128*8 位内部 RAM 32 可编程 I/O 线 两个 16 位定时器/计数器，5 个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路 2管脚说明 VCC：供电电压。 GND：接地。 P1 口：P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口，P1 口缓冲器能接收输出 4TTL 门电 流。P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1 口被外部下拉为低电平时，将输 出电流，这是由于内部上拉的
4、缘故。在 FLASH 编程和校验时，P1 口作为第八位地址接收。 P2 口：P2 口为一个内部上拉电阻的 8 位双向 I/O 口，P2 口缓冲器可接收，输出 4 个 TTL 门 电流，当 P2 口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时， 3 P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2 口当用于外部程序存储 器或 16 位地址外部数据存储器进行存取时，P2 口输出地址的高八位。在给出地址“1”时， 它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2 口输出其特殊功能寄存 器的内容。P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口：P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。当 P3 口写入“1”后， 它们被内部上拉为高电平， 并用作输入。 作为输入， 由于外部下拉为低电平， P3 口将输出电流（
