FPGA课程设计---基于FPGA多功能电子钟设计

1、 FPGAFPGA 课程设计课程设计 报报 告告 书书 题题 目目：基于基于 FPGAFPGA 多功能电子钟设计多功能电子钟设计 学学 院院： 电气工程与自动化电气工程与自动化 专业班级专业班级： 电信电信 1212- -3 3 班班 目 录 摘摘 要要 1 第一章第一章 FPGA 简介简介 2 1.2 FPGA 基本结构 2 1.3 FPGA 系统设计流程 3 第二章第二章 系统电路设计系统电路设计 . 4 2.1 电子钟的设计方案选择 4 2.2 总体设计方案 4 2.3 显示电路设计 5 2.3.1 分频器电路. 7 2.3.2 扫描电路电路. 7 2.3.3 BCD 码多路选择器 .

2、7 2.3.4 BCD 译码器 . 7 2.3.5 位选码电路. 8 2.4 电子时钟计数器电路设计 8 2.4.1 秒和分计数器设计. 8 2.4.2 小时计数器设计. 10 总总 结结 12 参考文献参考文献 13 附录附录 14 1 摘摘 要要 本文介绍了多功能电子钟的现状及发展动态， 多功能电子钟的应用， 多功能电子钟的 基本原理和实现方法以及系统构建理论。 针对现行电子钟设计方案实现起来相对复杂、 误差 偏大等弊端，对以 FPGA 为核心器件的电子钟方案进行了实验研究，利用 EDA 技术自顶向下 的设计方法，设计电子钟各模块及相应具体电路，通过编译、仿真并下载到 FPGA 实验平台

3、进行测试，运行结果表明：系统能以较小的误差显示时、分、秒，并且当走时不准时，可以 通过相应设置键实现校时。 关键词关键词：多功能电子钟；EDA；FPGA 2 第一章第一章 FPGAFPGA 简介简介 1.1 FPGA1.1 FPGA 概述概述 FPGA 是现场可编程门阵列 （Field Programmable Gate Array） 的简称， 与之相应的 CPLD 是复杂可编程逻辑器件（Complex Programmable Logic Device）的简称，两者的功能基本 相同，只是实现原理略有不同，有时可以忽略这两者的区别，统称为可编程逻辑器件或 CPLD/PGFA。CPLD/PGFA

4、 几乎能完成任何数字器件的功能，上至高性能 CPU，下至简单的 74 电路。 它如同一张白纸或是一堆积木， 工程师可以通过传统的原理图输入或硬件描述语言自 由的设计一个数字系统。通过软件仿真可以事先验证设计的正确性，在 PCB 完成以后，利用 CPLD/FPGA 的在线修改功能，随时修改设计而不必改动硬件电路。使用 CPLD/FPGA 开发数字 电路， 可以大大缩短设计时间， 减少 PCB 面积， 提高系统的可靠性。 这些优点使得 CPLD/FPGA 技术在 20 世纪 90 年代以后得到飞速的发展，同时也大大推动了 EDA 软件和硬件描述语言 HDL 的进步。 1.2 FPGA1.2 FPGA 基本结构基本结构 FPGA 具有掩膜可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互 连资源连接这些逻辑功能块来实现不同的设计。 FPGA 一般由 3 种可编程电路和一个用于存放编程数据的静态存储器 SRAM 组成。 这 3 种 可编程电路是：可编程逻辑模块（CLBConfigurable