1、 多功能数字钟 【摘要】运用 EDA 知识，利用 QuartusII 制作数字钟。数字钟由分频模块，计数模块、显示模块、报时模块等几 部分构成，数字钟的时、分、秒由一个 24 进制计数器（00-23） ，两个 60 进制计数器（00-59）级联构成。以 10 进 制计数器 74160 来实现时间计数单元的计数功能。利用一片 7447，采用分时复用方式，连接 LED 数码管显示。 【关键词】VHDL 数字钟 Quartus11.0 校时 Design of multi-functional digital clock Abstract:In this study, Multifunction d
2、igital clock on the design and simulation through Using Quartus2 software;downloa ded to the FPGA after Successful simulation,clock display on the led; achieve the required functions through reusing switch main modules are: dynamic display circuit, Set the clock hours， the music circuit, keypad circ
3、uit; features include: clock di splay, alarm clock and hourly chime。 Keywords ：EDA、VHDL、QuartusII 、Digital Clock 第 1 页 共 12 页 引言 EDA 技术是一门迅速发展的新技术，涉及面广，内容丰富。利用 EDA 技术进行电子系统设计 具有很多特点。EDA 将大量的电路功能集成到一个芯片中，并且可以由用户自行设计逻辑功能，提 高了系统的集成度和可靠性。运用 EDA 技术可以方便、快捷设计电路系统。 本文基于 EDA系统， 在 Quartus II 11.0软件平台上， 完成了多功能
4、数字钟电路的设计。 采用 VHDL 硬件描述语言描述数字钟电路，完成对电路的功能仿真。在设计过程中，重点探讨了数字钟电路的 设计思路和功能模块划分，通过分析仿真波形表明设计的本电路完成了预期的功能。 1 多功能数字钟工作原理 1.1 1.1 多功能数字钟系统原理多功能数字钟系统原理 本多功能数字钟由计数模块、控制模块、报时控制模块以及显示模块构成，顶层系统框图如图 1.1 所示。 各模块电路功能如下： 1）秒计数器、分计数器、时计数器组成最基本的数字钟，其计数输出送 7 段译码电路由数码管 显示。 2）基准频率分频器可分频出标准的 1Hz 频率信号，用于秒计数的时钟信号；分频出 4HzZ 频率 信号，用于校时、校分的快速递增信号；分频出 64Hz 频率信号，用于对按动“校时”，“校分”按键的 消除抖动。 1.21.2 工作原理工作原理 数字钟的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外具备校时功能和报时功能。 因此， 一个基本的数字钟主要由“时”“分”“秒”计数器校时电路组成。 将标准信号送入“秒计数器”， “秒 计数器”采用 60 进制计
