数字系统设计与verilog_HDL课程设计--实用多功能数字钟

1、 1 数字系统设计与数字系统设计与 verilog HDLverilog HDL 课程设计课程设计 设计题目设计题目：实用多功能数字钟 专专 业：业：电子信息科学与技术 2 摘要 本课程设计利用QuartusII软件Verilog VHDL语言的基本运用 设计一个多功能数字钟，经分析采用模块化设计方法，分别是顶 层模块、alarm、alarm_time、counter_time、clk50mto1、led、 switch、bitel、adder、sound_ddd、sound_ddd_du 模块，再进 行试验设计和软件仿真调试，分别实现时分秒计时、闹钟闹铃、 时分秒手动校时、时分秒清零，时间保

2、持和整点报时等多种基本 功能。 单个模块调试达到预期目标， 再将整体模块进行试验设计和软件 仿真调试， 已完全达到分块模式设计功能， 并达到设计目标要求。 关键字：多功能数字钟、Verilog、模块、调试、仿真、功能 3 目录目录 1课程设计的目的及任务 错误错误!未定义书签。未定义书签。 1.1 课程设计的目的 . 4 1.2 课程设计的任务与要求 . 4 2课程设计思路及其原理 4 3QuartusII 软件的应用 5 3.1 工程建立及存盘 . 5 3.2 工程项目的编译 . 6 3.3 时序仿真 6 4分模块设计、调试、仿真与结果分析 . 7 4.1 clk50mto1 时钟分频模块

3、7 4.2 adder 加法器模块 7 4.3 hexcounter16 进制计数器模块 . 8 4.4 counter_time 计时模块. 8 4.5 alarm 闹铃模块 9 4.6 sound_ddd 嘀嘀嘀闹铃声模块 9 4.7 sound_ddd_du 嘀嘀嘀嘟声音模块 10 4.8 alarm_time 闹钟时间设定模块 10 4.9 bitsel 将输出解码成时分秒选择模块 . 11 4.10 switch 去抖模块 . 11 4.11 led 译码显示模块 12 4.12 clock 顶层模块 12 5实验总结 . 14 51 调试中遇到的问题及解决的方法 14 5.2 实验

4、中积累的经验 14 5.3 心得体会 14 6参考文献 15 4 1.1 课程设计的目的课程设计的目的 通过课程设计的锻炼，要求学生掌握 V erilog HDL 语言的一般设计方法，掌握 Verilog HDL 语言的基本运用，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析 和解决问题的能力，基于实践、源于实践，实践出真知，实践检验真理，培养学生的创新精 神。 掌握现代数字逻辑电路的应用设计方法， 进一步掌握电子仪器的正确使用方法， 以及掌 握利用计算机进行电子设计自动化(EDA)的基本方法。 1.2 课程设计的任务与要求课程设计的任务与要求 用 V erilog HDL 语言设计一个多功能的数字钟，具有下述功能： (1）计时功能。包括时、分、秒的计时； (2)定时与闹钟功能：能在设定的时间发出闹铃音； (3)校时功能。对时、分和秒能手动调整以校准时间； (4)整点报时功能；每逢整点，产生“嘀嘀嘀嘀一嘟”四短一长的报时音。 2课程设计思路及其原理课程设计思路及其原理 数字计时器要实现时分秒计时、闹钟闹铃、时分秒手动校时、