1、1 数字电路实验课程设计报告数字电路实验课程设计报告 数字闹钟数字闹钟 2 第一部分第一部分 设计任务设计任务 1.1 设计任务设计任务 设计、制作一个带有校时功能、可定时起闹的数字闹钟。 1.2 设计指标设计指标 1、 有“时”、“分”十进制显示，“秒”使用分个位数码管上的 DP 点显 示。 2、 计时以 24 小时为周期。(23:5900:00) 3、 具有校时电路，可进行分、时较对。 4、 走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃， 闹铃响时约 3s。 3 第二部分第二部分 设计方案设计方案 2.1 总体设计方案说明总体设计方案说明 系统组成： 秒信号发生器：由 LM55
2、5 构成多谐振荡器 走时电路：计数器和与非门组成 校时电路：秒信号调节 闹钟电路：跳线的方法 由计数器、译码器、组合逻辑电路、单稳态 电路组成 显示电路：译码器 数码管 模块结构与方框图模块结构与方框图 4 第三部分第三部分 电路设计与器件选择电路设计与器件选择 3.1 秒信号发生器秒信号发生器 3.1.1 模块电路及参数计算模块电路及参数计算 提供秒脉冲 取 R1=1.5K,R2=2.4K C=220uF T1S 3.1.2 工作原理和功能说明工作原理和功能说明 3.1.3 器件说明器件说明 内部电路组成: (1)分压器(3 个 R) (2)电压比较器 (A1、A2） (3)RS 触发器 (
3、4)反相器 (5)晶体管 T 1 端 GND 地 2 端 TR 低电平触发输入 3 端 UO 输出 4 端 RD 直接清 0 5 端 CV 电压控制，不用 时经电容 接地 6 端 TH 高电平触发输入 7 端 D 三极管集电极 8 端 VCC 电源(4.5V18V) CRT CRRT PL PH 2 21 7.0 )(7.0 z1 1 H T f CRRTTT PLPH )2(7.0 21 5 3.2 走时电路走时电路设计设计 3.2.1 模块电路及参数计算模块电路及参数计算 包括秒计时器、分计时器、时计时器，每一部分由两片计数器级联构 成。 (1).秒计时器：十进制与六进制级联而成，由两片
4、74LS163 和与非门 实现。 (2).分计时器：同秒计时器。 (3).时计时器：模 24，计数显示 0023。由两片 74LS160 和与非门实 现。 3.2.2 工作原理及功能说明工作原理及功能说明 秒分计时器原理秒分计时器原理 6 时计数器原理时计数器原理 74LS 160 其清零方式通常称为“ 异步清零 ”，即只要 清零端有效， 不管有无时钟信号，输出端立即为 0。 译码显示电路译码显示电路 用译码器 74LS48 对计数结果进行译码， 译码后在共阴极数码管上 显示。 7 3.2.3 器件说明器件说明 74LS160 管脚图管脚图 74LS163 结构图结构图 74LS160 结构图
5、结构图 8 3.3 时间校对电路时间校对电路 3.3.1 模块电路及参数计算模块电路及参数计算 用 555 输出信号加至分，时计时器使其快速计数 3.3.2 工作原理和功能说明工作原理和功能说明 将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，使 用快脉冲计数，到达标准时间后再切换回正确的输入信号。 3.3 器件说明器件说明 3.4 闹钟电路设计闹钟电路设计 3.4.1 模块电路及参数计算模块电路及参数计算 3.4.2 工作原理和功能说明工作原理和功能说明 利用译码器将时计数器输出进行译码， 在译码输出处通过跳线设置 起闹点。 3.4.4 器件说明器件说明 3 号端口为输出端，在此 拉出
6、一根导线作校时用 9 10 单稳态触发器单稳态触发器: 输出端只有一个稳定状态, 另一个状态则是暂稳态。 加入触发信号后， 它可以由稳定状态转入暂稳态， 经过一定时间以后， 它又会自动返回原来的稳定状态。 11 74LS123 内部包括两个独立的单稳态电路。单稳输出脉冲的宽 度， 主要由外接的定时电阻( RT )和定时电容( CT )决定。 单稳的翻转时 刻决定于 A、B、CLR 三个输入信号。 第四部分第四部分 整机电路整机电路 4.1 整机电路图整机电路图 见报告最后一页 4.2 元件清单元件清单 12 第五部分第五部分 安装调试与性能测量安装调试与性能测量 5.1 电路安装电路安装 我们在星期一拿到实验器件后并没有直接就开始动手连电路， 我 们的打算是星期一总体设计电子钟的布局，以及了解各个元件的功 能，星期二针对电子钟的各个模块的功能进行电路的设计，包括走时 电路，校时电路和闹钟电路，星期三搭连电路，星期四调试，星期五 答辩。在搭连电路的过程中我的合作者主要负责 48 和数码管的连接 以及器
