1、 课 程 设 计 任 务 书 学院 信息工程学院 班级 10 通信一班 姓名 设 计 起 止 日 期 2011.7.4-7.10 设计题目：数据采集系统 设计任务（主要技术参数） ： 1.用声传感器，把代表语音的电信号送给 ADC0809 通道 2(IN2)；D/A 转换器的 输出端接喇叭。 2.编程以每秒钟 5000 次的速率采集 IN2 输入的语音数据并存入内存，共采集 60000 个数据（录 12 秒） ，然后再以同样的速率将数据送 DAC0832 使喇叭发声（放 音） 。 指导教师评语： 成绩： 签字： 年 月 日 课程设计说明书 NO.1 数字录音机数字录音机 1.1.课程设计课程设
2、计的目的的目的 为了巩固微型计算机技术课程学到的相关知识，通过对本课程所学知识的综合 运用，使学生融会贯通课程中所学的理论知识，加深对计算机系统各个部分的工作原理 及相互联系的认识，加深对接口的理解，清晰地建立计算机系统的概念，培养学生进行 微机应用系统硬件和软件开发的实践工作能力。 2.2.设计方案论证设计方案论证 2.1 设计要求 设计中使用了定时计数芯片 Intel 8253、可编程并行接口 Intel 8255,并实现了一 下具体要求： (1) 用声传感器，把代表语音的电信号送给 ADC0809 通道 2(IN2)；D/A 转换器的输 出端接喇叭。 (2) 编程以每秒钟 5000 次的
3、速率采集 IN2 输入的语音数据并存入内存，共采集 60000 个数据（录 12 秒） ，然后再以同样的速率将数据送 DAC0832 使喇叭发声（放音） 。 2.2 系统原理 2.2.1 8253 的工作原理 8253 内部结构如图 1 所示,8253 芯片有 24 条引脚如图 2 所示， 封装在双列直 插式陶瓷管壳内。 （1）数据总线缓冲器 数据总线缓冲器与系统总线连接， 8 位双向， 与 CPU 交换信息的通道。 这是 8253 与 CPU 之间的数据接口，它由 8 位双向三态缓冲存储器构成，是 CPU 与 8253 之间 交换信息的必经之路。 （2）读/写控制 读/写控制分别连接系统的
4、IOR#和 IOW#， 由 CPU控制着访问 8253的内部通道。 接收 CPU 送入的读/写控制信号， 并完成对芯片内部各功能部件的控制功能， 因 此， 它实际上是 8253 芯片内部的控制器。 A1A0： 端口选择信号，由 CPU 输入。 8253 内部有 3 个独立的通道和一个控制字寄存器， 它们构成 8253 芯片的 4 个端口， CPU 可对 3 个通道进行读/写操作 3 对控制字寄存器进行写操作。 这 4 个端口地址由最 沈 阳 大 学 课程设计说明书 NO2 低 2 位地址码 A1A0 来选择。 （3）控制寄存器 存放 CPU 送来的控制字，控制字 8253 的工作方式有 3 个
5、，只占用一个地址， 不能读。 （4）计数器 i（i=0,1,2） 8253 内部有三个计数器，分别成为计数器 0、计数器 1 和计数器 2，他们的机 构完全相同。每个计数器的输入和输出都决定于设置在控制寄存器中的控制字， 互相之间工作完全独立。每个计数器通过三个引脚和外部联系，一个为时钟输入 端 CLK，一个为门控信号输入端 GATE，另一个为输出端 OUT。 每个计数通道内含 1 个 16 位的初值寄存器、减 1 计数器和 1 个 16 位的（输 出）锁存器。8253 内部包含 3 个功能完全相同的通道，每个通道内部设有一个 16 位计数器，可进行二进制或十进制（BCD 码）计数。采用二进制
6、计数时， 写入的 初值范围为 0000HFFFFH,最大计数值是 0000H，代表 65536。 采用 BCD 码计数时， 写入的初值范围为 00009999，最大计数值是 0000，代表 10000。与此计数器相对 应， 每个通道内设有一个 16 位计数值锁存器。必要时可用来锁存计数值。 当某通道用作计数器时，应将要求计数的次数预置到该通道的计数器中、被 计数的事件应以脉冲方式从 CLK 端输入， 每输入一个计数脉冲，计数器内容减 “1”，待计数值计到“0”。 OUT 端将有输出。表示计数次数到。当某个通道用 作定时器时。 由 CLK 输入一定频率的时钟脉冲。根据要求定时的时间长短确定所 需的计数值。并预置到计数器中，每输入一个时钟脉冲，计数器内容减“1”， 待 计数值计到“0”。OUT 将有输出，表示定时时间到。允许从 CLK 输入的时钟频在 12MHz 范围内。 因此， 任一通道作计数器用或作定时器用， 其内部操作完全相同， 区别仅在于前者是由计数脉冲进行减“1”计数。
