欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    基于FPGA的交通灯控制课程设计报告

    • 资源ID:1443568       资源大小:494.50KB        全文页数:11页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    基于FPGA的交通灯控制课程设计报告

    1、 课程课程设计报告设计报告 设计题目:基于 FPGA 的交通灯控制 专 业 班 级 学 号 学生姓名 指导教师 设计时间 教师评分 2012 年 12 月 14 日 0 目目 录录 1、概述 1 1实验目的 . 1 1.2 课程设计的组成部分 . 1 2、交通灯设计的内容 2 3、总结 5 3.1 课程设计进行过程及步骤 . 5 3.2 体会收获及建议 . 9 4、教师评语 9 5、成绩 9 1 1、概述概述 1实验实验目的目的 (1) 熟悉利用 Quarturs开发数字电路的基本流程和 Quarturs软件的相 关操作。 (2) 掌握基本的设计思路, 软件环境参数配置, 仿真, 管脚分配,

    2、利用JTAG/AS 进行下载等基本操作。 (3)了解 VerilogHDL 语言设计或原理图设计方法。 (4)通过本知识点的学习,了解交通灯的工作原理,掌握其逻辑功能及设 计方法。 1.2 课程设计的组成部分课程设计的组成部分 (1)系统功能: 实现十字路口的交通灯显示。 (2)系统要求: a. 要求控制南北、东西方向各 3 个灯(红、黄、绿)的亮灭; b. 用 LED0-LED5 六个灯来代表红绿灯, 其中 LED0-LED2 表示南北方向的红, 黄,绿灯,LED3-LED5 表示东西方向的红,黄,绿灯。 c. 要求南北方向红灯亮 5 秒,同时东西方向绿灯亮 3 秒,绿灯结束后,东 西方向黄

    3、灯亮 2 秒。转东西红灯亮 5 秒,同时南北绿灯亮 3 秒,绿灯结束后,南 北黄灯亮 2 秒,一直循环。 2 (3)引脚分配: 2、交通灯交通灯设计的内容设计的内容 主程序主程序 module jtd(clk,led); input clk; output7:0led; reg7:0led; reg4:0state; always (posedge clk) begin state = state + 5b00001; case(state) 5b00000:led=8b00001001; 5b00001:led=8b00100001; /南北红灯亮 5 秒,东西绿灯亮 3 秒,在转东西黄灯

    4、2 秒 5b00010:led=8b00000000; 5b00011:led=8b00100001; 5b00100:led=8b00000000; 3 5b00101:led=8b00100001; 5b00110:led=8b00000000; 5b00111:led=8b00010001; 5b01000:led=8b00000000; 5b01001:led=8b00010001; 5b01010:led=8b00000000; 5b01011:led=8b00001100; /东西红灯亮 5 秒,南北绿灯亮 3 秒,在转南 北黄灯 2 秒 5b01100:led=8b0000000

    5、0; 5b01101:led=8b00001100; 5b01110:led=8b00000000; 5b01111:led=8b00001100; 5b10000:led=8b00000000; 5b10001:led=8b00001010; 5b10010:led=8b00000000; 5b10011:led=8b00001010; 5b10100:led=8b00000000; default:state=5b00000; endcase end endmodule 分频器部分 ,获得便于试验观察的时钟信号 4 module fpq(clk_out,clk_in); input clk

    6、_in; output clk_out; reg clk_out; reg25:0 counter; /50_000_000=1011_1110_1011_1100_0010_0000_00 parameter cnt=25_000_00; / 50MHz is the sys clk,50_000_000=2FAF080 always (posedge clk_in) begin counter=counter+1; if(counter=cnt/2-1) begin clk_out=!clk_out; counter=0; end end endmodule 5 3、总结总结 3.1 课程设计进行过程及步骤课程设


    注意事项

    本文(基于FPGA的交通灯控制课程设计报告)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583