1、摘摘 要要 本电路主要由五个模块构成：秒脉冲发生器、计数器、译码显示电路、控 制电路和报警电路，主要采用 555 作为振荡电路, 由 74LS192、74LS48 和七段 共阴 LED 数码管构成计时显示电路, 具有直接控制计数器启动计数、暂停/连续 计数、清零、译码显示电路的显示等功能。当控制电路的置数开关闭合时，在数 码管上显示数字 45，每当一个秒脉信号输入到计数器时，数码管上的数字就会 自动减 1，当计时器递减到零时，报警电路发出光电报警信号。整个电路的设计 借助于 Multisim 11.0 仿真软件和数字逻辑电路相关理论知识，并在 Multisim 11.0 下设计和进行仿真，得到
2、了预期的结果。 设计内容及要求：设计内容及要求： 本设计主要能完成：显示 45 秒倒计时功能；系统设置外部操作开关，控制 计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器全部 显示为“0” ；计时器为 45 秒递减计时其计时间隔为 1 秒；计时器递减计时到零 时，数码显示器不灭灯，同时发出光电报警信号等。 方案论证及比较：方案论证及比较： 方案一：用 555 时基电路构成的多谐振荡器来产生频率为 1Hz 的脉冲，即输 出周期为 1 秒的方波，接着将该信号送到计数器 74LS192 的 CP 减计数脉冲端, 再通过译码器 74LS48 把输入的 8421BCD 码经过内部作和电
3、路“翻译”成七段输 出，这样加在 LED 七段数码管上显示十进制数，然后在适当的位置设置开关或控 制电路即可实现计数器的直接清零，启动和暂停/连续、报警等功能。 方案二:由 14 位二进制串行计数器/分频器和振荡器 CD4060、BCD 同步加法 计数器 CD4518 构成的秒信号发生器。电路中利用 CD4060 组成两部分电路。一 部分是 14 级分频器，其最高分频数为 16384；另一部分是由外接电子表用石英 晶体、电阻及电容构成振荡频率为 32768Hz的振荡器。震荡器输出经 14 级分频 后在输出端 Q14 上得到 1/2 秒脉冲并送入由 1/2 CD4518 构成的二分频器，分频 后
4、在输出断 Q1 上得到秒基准脉冲。接着将该信号送到计数器 74LS192 的 CP 减 计数脉冲端,再通过译码器74LS48把输入的8421BCD码经过内部作和电路 “翻译” 成七段输出，这样加在 LED 七段数码管上显示十进制数，然后在适当的位置设置 开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、报警等功能。 方案三：用 555 时基电路构成的多谐振荡器来产生频率为 10Hz 的脉冲，再 将该脉冲信号加到由 74LS161 构即周期为 1 秒，接着将该信号送到计数器 74LS192 的 CP 减计数脉冲端,再通过译码器 74LS48 把输入的 8421BCD 码经过内 部作和电路
5、“翻译”成七段输出，这样加在 LED 七段数码管上显示十进制数，然 后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/ 连续、报警等功能。 方案选择: 本课程设计中对秒脉冲信号的精度要求并不是很高，并且方案二中用 CD4060和分频器构成的基准秒脉冲发生电路较于前者要复杂的多， 而且CD4060 和 CD4518 我们平常很少用，对其功能和引脚信息了解不多；虽然方案三的秒脉 冲会稳定些， 但因为电路加入了 74LS161 用于异步清零法分频而使电路变得复杂 许多，为了更简洁、方便、易于实现和各个功能，我们选用了方案一。 单元设计单元设计 3.1 时间脉冲产生电路的设计时间脉
6、冲产生电路的设计 产生 1Hz 时间脉冲的电路图 由于R1=15k,R2=68k, C1=10F,C2=10nF T=(R1+2R2)C 2 ，算得 T=1 s 3.2 计数电路的设计计数电路的设计 计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲 进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑 功能。本次课程设计中选用 74LS192 来实现要求的减法计数功能。图 2.5 是 74LS192 的管脚图。 图 1.6 74LS192 管脚图 74LS192 具有下述功能： 异步清零：MR=1，Q3Q2Q1Q0=0000 。 （此功能可实现计数器的清零） 异步置数：MR=0， PL=0，Q3Q2Q1Q0=D3D2D1D0 。 保持： MR=0，PL=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 加计数：CR=0, PL=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 减计数：CR=0, PL=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 按照课程设计任务书要求，需要计时 45s，
