1、本本 科科 毕毕 业业 设设 计计 第 1 页 共 45 页 目录目录 1 引言 . 2 2 信号发生器设计的总体方案 . 3 2.1 信号发生器的原理 . 3 2.2 EDA 技术 . 5 2.3 Verilog HDL 的设计流程 . 9 2.4 EDA 工具 . 9 2.5 基于 FPGA 的设计原理 . 11 3 信号发生器的硬件电路设计 15 3.1 实现三种波形（正弦波、方波和锯齿波）的算法 15 3.2 系统设计与实现 16 4 信号发生器的软件设计 20 4.1 程序的流程图 20 4.2 各个功能模块的 Verilog 程序实现 20 5 系统测试及结果分析 25 5.1 系
2、统测试 25 5.2 信号发生器的输出信号频谱特性分析 28 5.3 设计中的几个难点及解决办法 32 5.4 设计中的不足之处及改进办法 33 结 论 . 34 致 谢 . 35 参考文献 . 36 附件 A . 36 本本 科科 毕毕 业业 设设 计计 第 2 页 共 45 页 1 1 引言引言 信号发生器作为一种基本电子设备，无论是在教学、科研还是在部队技术保障中， 都有着广泛的使用。信号发生器作为一种通用电子测试仪器是军队进行科技战争不可缺 少的一种测试仪器。因此，从理论到工程对信号的发生进行深入研究，不论是从教学科 研角度，还是从部队技术保障服务角度出发都有着积极的意义。随着科学技术
3、的发展和 测量技术的进步， 对信号发生器的要求越来越高， 普通的信号发生器已无法满足目标高、 频率切换速度快、切换相位连续、输出信号噪声低、可编程、全数字化易于集成、体积 小、重量轻等优点。 1971 年，美国学者 J.Tierney等人撰写的“A Digital Frequency Synthesizer”一文首 次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新合成原理。限于当 时的技术和器件产能，它的性能指标尚不能与已有的技术盯比，故未受到重视。近几年 间， 随着微电子技术的迅速发展， 直接数字频率合成器(Direct Digital Frequency Synthesis 简
4、称 DDS 或 DDFS)得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特 点成为现代频率合成技术中的佼佼者。具体体现在相对带宽、频率转换时间短、频率分 辨率高、 输出相位连续、 可产生宽带正交信号及其他多种调制信号、 可编程和全数字化、 控制灵活方便等方面，并具有极高的性价比。 根据 DDS 的特点，将其应用于信号发生器，可以大大提高信号发生器的分辨率， 而且可以有效的降低成本、缩小体积。 本设计用硬件描述语言 Verilog来编程，用 Altera 公司的开发平台 QUARTUS6.0 来仿真，最后下载到 Stratix系列的 EP2S60 器件中进行验证。 本设计第二部分说明了信号发生器的功能框图，并进行了简要的说明。另外，本设 计还说明了 EDA 设计的基本方法、Verilog HDL 设计的流程和 EDA 工具等。在硬件电 路设计部分，主要说明了信号发生器的原理图、各个功能模块的硬件实现方法。第四部 分主要说明了各功能模块的 Verilog 实现，并给出了关键的功能模块的代码。最后，对 本设计进行了系统测试和结果分析，并对输出波形进行了误差分析。 本本 科科
