1、CMOSCMOS 与非门集成电路设计与非门集成电路设计 目录目录 一、实践目的. 1 二、实践要求. 1 三、实验内容. 1 （一）与非门 1 （二）Tanner Pro EDA 工具简介 1 （三）使用 S-Edit 设计电路原理图 2 （四）T-Spice 模拟分析 7 （五）L-Edit 版图设计 12 （六）LVS 比较 20 四、与非门工作曲线分析 . 23 （一）直流分析 23 （二）负载电容瞬态分析 26 五、实践总结. 30 1 一、实践目的一、实践目的 根据半导体集成电路和 VLSI 课程所学知识，以及数字电路等课程的知识， 使用集成电路工艺完成 CMOS 与非门单元电路的设
2、计。希望通过此单元电路的 全面学习来完全掌握数字集成电路的设计流程，熟练掌握 Tanner Pro EDA 工具 软件的使用。 二、实践要求二、实践要求 所完成的电路设计包括逻辑表达式，真值表，电路原理图及仿真曲线图，版 图，LVS 报告，后仿真曲线及分析。负载要求可驱动 1pF 电容，在测试中分别加 载 1fF,100fF,500fF,0.5pF,1pF,2pF 电容，进行延时以及曲线 slop 等比较。 三、实验内容三、实验内容 （一）（一）与非门与非门 与非门是与门和非门的结合，先进行与运算，再进行非运算。其电路符号、 逻辑表达式和真值表如图 3.1.1 所示。 图 3.1.1、与非门
3、（二）（二）Tanner Pro EDA 工具简介工具简介 Tanner Pro 是一套集成电路设计软件，包括 S-EDIT，T-SPICE，W-EDIT， L-EDIT，与 LVS。他们的主要功能分别如下： A B Y 0 0 1 0 1 1 1 0 1 1 1 0 Y=AB 2 S-Edit：编辑电路原理图 T-Spice：电路分析与仿真模拟 W-Edit：显示 T-Spice 模拟波形结果 L-Edit：编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路 转化 LVS：电路图与布局结果对比 Tanner Pro 的设计流程可用图 3.2.1 表示。将要设计的电路先以 S-Edit
4、编辑 出电路图，再将该电路图输出成 SPICE 文件。接着利用 T-Spice 将电路图模拟并 输出成 SPICE 文件， 如果模拟结果有错误， 返回 S-Edit 检查电路图， 如果 T-Spice 模拟结果无误，则以 L-Edit 进行布局图设计。用 L-Edit 进行布局图设计后要以 DRC 功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规 则检查无误为止。将验证过的布局图转化成 SPICE 文件，再利用 T-Spice 模拟， 若有错误，再回到 L-Edit 修改布局图。最后利用 LVS 将电路图输出的 SPICE 文 件与布局图转化的 SPICE 文件进行对比， 若对比结果不相等， 则回去修正 L-Edit 或 S-Edit 的图。直到验证无误后，将 L-Edit 设计好的布局图输出成 GDSII 文件 类型，再交由工厂去制作半导体过程中需要的掩膜版。 图 3.2.1、Tanner 设计流程 （三）（三）使用使用 S-Edit 设计电路原理图设计电路原理图 S-Edit 是一个电路图编辑的环境，其设计流程如下图。 3 图 2.3.1、S
