1、 应用电子专业毕业设计应用电子专业毕业设计 题题 目：目： 数字频率计 作作 者：者： 班班 级：级： 学学 号：号： 指导教师：指导教师： 设计时间：设计时间： 2007 年 5 月 10 日-2007 年 5 月 25 日 1 目录 一一 设计目的设计目的05 二二 技术指标技术指标05 三三 系统结构及基本设计原理系统结构及基本设计原理05 四四 高速串行高速串行 BCD 码除法运算原理码除法运算原理06 1 多位串行 BCD 码减法原理 2 多位串行 BCD 码除法原理 五五 设计实现设计实现08 六六 各模块设计及参数选择各模块设计及参数选择09 七七 原理图原理图.11 八八 参考
2、文献参考文献.12 九九 附录附录.13 十十 设计体会设计体会.15 2 毕业设计任务书毕业设计任务书 1 1、设计要求：、设计要求： （1）选题科学，有一定新意和研究价值，且与应用电子专业所学内容联系紧密。 （2）图表清晰，术语统一，上下文连贯，逻辑关系正确，严格核实数据真实性、可靠性、 科学性。概念表达准确无误，避免文字和标点错误。 （3）根据毕业设计题目要求，设计电路并绘制电路图。 2、设计规范、设计规范： （1）学生毕业设计总体要求具有以下项目内容：封面、目录、毕业设计任务书、选用方案、 总原理图、电路分析计算、单元电路、电路元件清单、相关文字说明、参考文献、设计体会。 （2）毕业设
3、计报告要求统一用 Word 文字处理并全文打印，A4 纸左装订。正文采用五号宋 体字，一级标题 用三黑字体居中占三行， 二级标题用四黑字体空两格占两行， 三级标题以下用五宋字体空两 格占一行，标 题加粗，段落行间距用 1.5 倍。图中的标注和表中的数据一律用六号宋体，图题和表题用小 五宋体 （3）毕业设计的电子版文件名一律用班级加姓名加学号。 。 3 数字频率计设计报告数字频率计设计报告 摘要摘要：介绍了在 PPGA 芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出 了高速串行 BCD 码除法的硬件算法，并将其应用在频率计设计中。 关键词：频率测量 周 期测量 FPGA VHDL 状
4、态机数字频率计是计算机、通讯设备、音频视频等科研生产领域不 可缺少的测量仪器。采用 VDHL 编程设计实现的数字频率计，除被测信号的整形部分、键 输入部分和数码显示部分以外，其余全部在一片 FPGA 芯片上实现，整个系统非常精简， 而且具有灵活的现场可更改性。 在不更改硬件电路的基础上， 对系统进行各种改进还可以进 一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优 点。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢 的缺点； 采用了门控信号和被测信号对计数器的使能端进行双重控制， 提高了测量的精确度； 在运算单元采用了高速串行 BC
5、D 码除法，不仅提高了运算速度，而且减小了资源消耗 关键词：关键词：频率测量 周期测量 FPGA VHDL 状态机 4 一、一、 设计目的设计目的 1、 通过课程设计，巩固所学的理论知识 2、 培养运用理论知识进行电路设计的能力 3、 提高电路制作与调试电路的能力 4、 增强分析，解决问题的能力 二、二、 技术指标技术指标 1、 测量频率范围：0200KHz 2、 输入灵敏度：10mVp-p 3、 输入阻抗：100K 4、 显示方式：6 位数码管显示 5、 准确度：（测量误差） 误差要0.05%*满量程1LSB （测量 200K 时最大误差为 100Hz） 三三 系统结构及基本设计原理系统结构及基本设计原理 以一个 8 位十进制、测量范围为 1Hz100MHz 的数字频率计为例，采用 100MHz 的标 准频率信号，说明设计的基本原理及实现。设计的数字频率计由测量频率模块、计算模块和 译码模块组成， 如图 1 所示。 测频模块采用两个十进制计数器分别测出门控时间内的标准信 号和被测信号的周期数 Ns 和 Nx。计算模块则根据公式 FxNx=Fs/Ns 算出 Fx，通过译码 即可得到被测信号频率的 7 段数码显示
