1、 1 1 绪论 1.1 课程设计背景 随着数字电子技术的发展， 频率测量成为一项越来越普遍的工作， 因此测频计常受到人 们的青睐。 目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现， 然而 单片机的时钟频率不高导致测频速度比较慢，并且在这种设计中，由于 PCB 版的集成度不 高，导致 PCB 板走线长，因此难以提高计数器的工作频率。为了克服这种缺点，大大提高 测量精度和速度，我们可以设计一种可编程逻辑器件来实现数字频率计。EDA 技术是以大 规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规 模可编程逻辑器件的开发软件及实验开发系统为设计工具， 通
2、过有关的开发软件， 自动完成 用软件设计的电子系统到硬件系统的设计， 最终形成集成电子系统或专用集成芯片的一门新 技术。 其设计的灵活性使得 EDA 技术得以快速发展和广泛应用。 以 Max+Plus软件为设计 平台，采用 VHDL 语言实现数字频率计的整体设计。伴随着集成电路（IC）技术的发展， 电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统 等许多领域。 电子设计自动化是一种实现电子系统或电子产品自动化设计的技术， 它与电子 技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高 性能的计算机作为工作平台，促进了工程发展。EDA
3、的一个重要特征就是使用硬件描述语 言（HDL）来完成的设计文件，VHDL 语言是经 IEEE 确认的标准硬件语言，在电子设计领 域受到了广泛的接受。 1.2 课程设计目的 掌握数字频率计电路的设计原理，并能够在实际生活中正确应用； 学会在 MAX+plus软件环境中仿真； 锻炼自己独立解决问题的能力，学会有效获取有用信息。 2 2 课程设计总体方案 方案一: 采用小规模数字集成电路制作 被测信号经过放大整形变换为脉冲信号后加到主控门的输入端， 时基信号经控制 电路产生闸门信号送至主控门， 只有在闸门信号采样期间内输入信号才通过主控 门，若时基信号周期为 T，进入计数器的输入脉冲数为 N，则被信
4、号的测频率其 频率 F=N/T， 方案二：采用单片机进行测频控制 单片机技术比较成熟，功能也比较强大，被测信号经放大整形后送入测频电路， 由单片机对测频电路的输出信号进行处理，得出相应的数据送至显示器显示。采 用这种方案优点是呆以依赖地成熟的单片机技术、 运算功能较强、 软件编程灵活、 自由度大、设计成本也较低，缺点是显而易见的，在传统的单片机设计系统中必 须使用许多分立元件组成单片机的外围电路，整个系统显得十分复杂，并且单片 机的频率不能做得很高，使得测量精度大大降低。 方案三：采用现场可编程门阵列(FPGA)为控制核心 采用现场可编程门阵列(FPGA)为控制核心，利用 VHDL 语言编程，下载烧制实现。 将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，可实现大 规模和超大规模的集成电路， 测频测量精度高， 测量频率范围大， 而且编程灵活、 调试方便。 综合上述分析，方案三为本设计测量部分最佳选择方案。 3 设计的基本原理 3.1 设计的原理框图如下所示： 3 3.2 工作原理 众所周知，频率信号易于传输，抗干扰性强，可以获得
