1、 摘 要 本次课程设计介绍了利用 VHDL 硬件描述语言结合 Quartus II 7.2 (32-Bit)软件和 ModelSIM 仿真软件进行计时的结果。通过该例可以为其他电路的设计提供一定的借鉴作 用。 近十年来随着超大规模集成电路和软件技术的快速发展,使数字系统集成到一片集成 电路内成为可能,Xilinx等公司都推出了非常好的CPLD和FPGA产品,并为这些产品的设计 配备了设计、下载软件,这些软件除了支持图形方式设计数字系统外,还支持设计许多种数 字系统的设计语言,使数字系统设计起来更加容易,可以说数字电子技术的设计进入了一 个新时代。在这样一个大背景下,熟练掌握相关功能模块的开发就
2、成为设计者必备的一部 分知识。 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用 的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成， 如：手机、mp3 等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用 电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算 机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重 要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精 确度达到了几纳秒级别。 关键词关键词:VHDL 数字电子时钟 FPGA 课程设计（论文）
3、- 1 - 目目 录录 摘摘 要要 0 0 1 1 引引 言言 . 2 1.1 1.1 课程设计的目的课程设计的目的 2 1.21.2 课程设计的选题及组员工作的分配课程设计的选题及组员工作的分配.2.2 1.2.1 课题名称：数字电子时钟系统2 1.2.2 成员2 1.2.3 分工2 1.1.3 3 课程设计的内容课程设计的内容 2 2 EDA2 EDA、VHDLVHDL 简介简介 2 2 2.1 EDA2.1 EDA 技术技术. 2 2.2 2.2 硬件描述语言硬件描述语言VHDLVHDL 2 3 3 设计过程设计过程 4 4 3.1 3.1 设计规划设计规划 4 3.23.2 各模块的原
4、理及其程序各模块的原理及其程序. 5 3.2.13.2.1 控制模块控制模块 . 5 3.2.23.2.2 时基分频模块时基分频模块 . 6 3.2.33.2.3 计时模块计时模块 . 7 3.2.4 显示模块 . 8 4 4 系统仿真系统仿真 1010 4.14.1 时基分频模块的仿真时基分频模块的仿真. .1111 4.24.2 控制模块的仿真控制模块的仿真. .1212 4.2.14.2.1 计时电路模块的仿真计时电路模块的仿真1313 4.2.24.2.2 数字秒表整个系统的仿真数字秒表整个系统的仿真1414 致谢致谢 1616 参考文献参考文献 1717 附录附录 1818 课程设计（论文） - 2 - 1 1 引引 言言 1.1 1.1 课程设计的目的课程设计的目的 本次设计的目的就是在掌握 EDA 实验开发系统的初步使用基础上，了解 EDA 技术，对 计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲 是怎么产生和工作的。在掌握所学的计算机组成与结构课
