1、目 录 摘要 I Abstract 1 数字钟的构成 1 1.1 方案设计 2 1.1.1 总方案设计 2 1.1.2 部分电路方案设计 2 2 数字钟单元电路的设计 4 2.1 振荡器电路设计4 2.2 时间计数单元设计4 2.2.1 集成异步计数器 74LS905 2.2.2 用 74LS90 构成秒和分计数器电路 6 2.2.3 用 74LS90 构成时计数器电路 7 2.2.4 时间计数单元总电路 8 2.3 译码显示单元电路设计 9 2.3.1 译码器 74LS48 9 2.3.2 显示器 LG5011AH11 2.3.3 译码显示电路12 2.4 校时单元电路设计13 2.5 报时
2、电路设计13 2.6 闹钟电路设计15 3 数字钟的实现电路及其工作原理16 4 仿真结果17 5 电路的安装与调试19 6 课程设计心得与体会 19 参考文献 20 附录 1 21 1 1 数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。主要由振荡器、分频器、 计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的 时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成 的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数器满 60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码 器送显示器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校 时电路，当计时出现误差时，可以用校时电路校时、校分。还可实现整点报时和闹钟的功 能。如图 1.1所示为数字钟电路系统的组成框图。 显示器显示器 显示器显示器 显示器显示器 译码器译码器 译码器译码器 译码器译码
