1、 1 电子技术课程设计报告 设计题目：设计题目： 数字显示数字显示 3030 秒倒计时器秒倒计时器 电路设计电路设计 2 1 1、 课程设计目的、意义课程设计目的、意义 1.11.1 设计目的设计目的： （1）根据原理图分析各单元电路的功能； （2）熟悉电路中所用到的 1 各集成块的 1 管脚及其功能； （3）进行电路的装接、调试，直到电路能达到规定的设计要求； （4）写出完整、详细的课程设计报告。 1.21.2 设计意义设计意义： 数字显示 30 秒倒计时器是一个简单的数字电路，然而它可以扩展到很多实际 应用当中来，比如篮球倒计时器、交通灯倒计时器等等。 2 2、 设计题方案比较、论证设计题
2、方案比较、论证 2.1 2.1 设计方案设计方案： 分析设计任务，计数器和控制电路是系统的主要部分。计数器完成 30 秒计时 功能，而控制电路具有直接控制计数器的启动设计、译码显示电路的显示和灭灯 功能。 当启动开关闭合时，控制电路应封锁时钟信号 CP,同时计数器完成置数功能， 译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；处于保持 状态。 系统设计框图如图 2-1 所示。 数字显示 30 秒倒计时器实验电路如图 2-2 所示。 图图 2 2- -1 1 译码显示 减法计数器 置数控制 秒脉冲信 号发生器 3 图图 2 2- -2 2 3 3、各单元电路设计，元器件参数计算、
3、选择、电路图绘制，总体电各单元电路设计，元器件参数计算、选择、电路图绘制，总体电 路图路图 3.13.1 递减计数器模块递减计数器模块 计数器选用汇总规模集成电路 74LS192 进行设计较为简单， 74LS192 是十进制 可编程同步加锁计数器，它采用 8421 码二-十进制编码，并且有直接清零、置数、 加锁计数功能。 图 2-3 是 74LS192 外引脚。 4 图中 CPU、 CP D分别加计数、 减计数的时钟脉冲输入端 （上升沿有效） 。LD 是 异步并行置数控制端（低电平有效） ，CO、BO分别是进位、借位输出端（低电平 有效） ，CR 是异步清零端，D 3 -D 0 是并行数据输入
4、端，Q 3 -Q 0 是输出端。 74LS192 的功能表见下表所示。 3.23.2 秒信号产生器秒信号产生器 秒信号产生器的电路是利用 555 定时器（图 3-1）组成的秒信号发生器。 NE555 芯片有单稳态电路功能，可发生 方波信号，可适当的选择电阻、电容，使 其输出信号的周期为 1 秒。 本电 路 输 出 脉冲 的 周期 为 ： T=0.7*(R1+2*R2)*C， 若 T=1s，令 C=10F,R1=39k，则 R2=51k 。若 T=1s，令 C=10F,R1=39k，则 R2=51k 。取一固定值电阻 47k 与一 5k 的电位器相串联代替电阻 R2。在 调试电路时调节电位器 Qp，使输出脉冲周期为 1S. 秒信号发生器电路实现如上图 3-2： 5 图图 3 3- -1 1 图图 3 3- -2 2 3.3 73.3 7 段译码器模块段译码器模块 我们的实验室元器件提供的是 74ls248 译码管，它是共阳极 7 段译
