欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    毕业设计---基于FPGA的嵌入式系统设计

    • 资源ID:1435600       资源大小:1.17MB        全文页数:48页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    毕业设计---基于FPGA的嵌入式系统设计

    1、 I 基于基于 FPGA 的嵌入式系统设计的嵌入式系统设计 II 摘 要 本文设计完成的是基于 FPGA 的嵌入式系统开发板,它可以完成 FPGA、嵌入式 系统和 SOPC 等的设计和开发。 开发板以 Altera 公司的 Cyclone 系列 FPGAEP1C6 为核心,在其外围扩展 FLASH、SRAM、A/D、D/A、键盘、LED 显示、LCD 显示、串口通信、VGA 接口、 PS2 接口和 USB接口等器件,使其成为一个完整的嵌入式开发系统,系统采用模块化 设计,各个模块之间可以自由组合,使得该开发板的灵活性和可扩展性大大提高。同 时开发板所提供的丰富的接口模块,供人机交互和器件间通信

    2、使用,方便了开发者的 设计和系统的嵌入,可以满足普通高等院校、科研人员等的需求。 开发者可以使用 VHDL 语言、Verilog HDL 语言、原理图输入等多种方式进行逻 辑电路和功能模块设计, 也可以利用 Altera 公司提供的 IP 资源和 Nios 16/32 位处理器 开发嵌入式系统,借助 QuartusII 和 Nios SDK Shell 软件进行编译、下载,并通过本嵌 入式系统开发板进行调式和结果验证。 关键词关键词:嵌入式系统,Nios 嵌入式处理器,SOPC,FPGA III ABSTRACT The thesis completes a design of an embe

    3、dded system development board based on FPGA.The development board can complete the design of FPGA,embeded system,SOPC and so on. The development board is based on Altera Cyclone deviceEP1C6, the board extends several peripheral devices such as,FLASH,SRAM, A/D,D/A,LED,LCD,keyboard,serial port,VGA int

    4、erface,PS2 interface, USB interface and so on.All the devices constitute an integrated embeded development system. The development board offers us plenty of interfaces to meet the need of the device communication and the intercommunion between human and computer,which makes the design and the embedding of the system more easier.The Nios Development Board can meet the need of scientific researchers and other college researchers. The developers can use VHDL,V erilog HDL,schematic input mode and


    注意事项

    本文(毕业设计---基于FPGA的嵌入式系统设计)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583