电工电子实验报告---基于FPGA的DDS信号发生器的设计

1、 电工电子实验报告电工电子实验报告 课程名称 EDA 技术基础 实验名称 综合实验总结 选题性质 基于 FPGA 的 DDS 信号发生器的设计 2 基于 FPGA 的 DDS 信号发生器的设计 1 DDS 的基本原理的基本原理 DDS 技术是一种把一系列数字量形式的信号通过 DAC 转换成模拟量形式的信号的 合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中， 通过控制相位增量产生频率、相位可控制的波形。DDS电路一般包括基准时钟、相位增 量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器（LPF）等模块，如图 1.1 所示。 相位增量寄存器寄存频率控制数据，

2、相位累加器完成相位累加的功能，波形存储器 存储波形数据的单周期幅值数据，D/A 转换器将数字量形式的波形幅值数据转化为所要 求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。 整个系统在统一的时钟下工作，从而保证所合成信号的精确。每来一个时钟脉冲， 相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至 累加寄存器的数据输出端。这样，相位累加器在参考时钟的作用下，进行线性相位累加， 当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是 DDS合成信号的一个频率周期，累加器的溢出频率就是 DDS输出的信号频率。 相位累加器输出的数据的高位地址作为波形

3、存储器的地址，从而进行相位到幅值的 转换，即可在给定的时间上确定输出的波形幅值。 相位增量寄存器相位累加器地址寄存器D/A转换顺波形存储器 时钟 滤波器 波形输出 控制数据 图 1-1:DDS 原理图 波形存储器产生的所需波形的幅值的数字数据通过 D/A 转换器转换成模拟信号， 经 过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。信号发生器的输出频率 fo 可表示为： N s fMfMf2 0 ( 1.1) 式中 s f 为系统时钟， f 为系统分辨率，N 为相位累加器位数，M 为相位累加器的增量。 参数确定及误差分析. 2 参数确定参数确定 首先确定系统的分辨率 f ，最高频率 ma

4、x f ，及最高频率 max f 下的最少采样点数 3 min N 根据需要产生的最高频率 max f 以及该频率下的最少采样点数 min N ，由公式 minmax .Nff s (1.2) 确定系统时钟 s f 的下限值。同时又要满足分辨率计算公式 f f N s 2 (1.3) 综合考虑决定 s f 的值。 选定了 s f 的值后，则由公式(1.3)可 得 N 2 f f s ,据此可确定相位累加器位 数 N。 然后由最高输出频率 Mff o (1.4) 推出 M S 2，得出相位增量寄存器为 S 位。 确定波形存储器的地址位数 W，本系统中决定寄存 Z 2 个数据值，因此 RAM 地址为 Z 位。 一般选用 FPGA/CPLD 器件作为 DDS 的实现器件，对于 D/A 转换器的选择，首先要考 虑到 D/A 转换器的转换速率。要实现所需的频率，D/A 的转换速度要大于 minmax .Nf ， 然后根据 D/A 转换器字长所带来的误差， 决定 D/A 的位数。 由此选择 D/A 转换器的型号。 3 3 DDSDDS 的