1、 EDA 技术综合设计 课程设计报告 报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 自动化 内内 容容 摘摘 要要 本次设计的目的就是在掌握 EDA 实验开发系统的初步 使用基础上， 了解 EDA 技术， 对计算机系统中时钟控制系统 进一步了解，掌握状态机工作原理，同时了解计算机时钟脉 冲是怎么产生和工作的。在掌握所学的计算机组成与结构课 程理论知识时。通过对数字秒表的设计，进行理论与实际的 结合，提高与计算机有关设计能力，提高分析、解决计算机 技术实际问题的能力。通过课程设计深入理解计算机结构与 控制实现的技术，达到课程设计的目标。 利用 VHDL 语言设计基于计算机
2、电路中时钟脉冲原理的 数字秒表。该数字秒表能对 0 秒59 分 59.99 秒范围进行计 时，显示最长时间是 59 分 59 秒，到了一小时后，报警器开 始报警，计时精度达到 10ms。设计了复位开关和启停开关。 复位开关可以在任何情况下使用，使用以后计时器清零，并 做好下一次计时的准备。 字体、格式、图号不对、重新修改 2 关键词关键词 EDA、可编、可编程逻辑器件、计数器、显示程逻辑器件、计数器、显示 目目 录录 1.设计要求设计要求 1 2.实验目的实验目的 1 3.实验原理实验原理 1 4.源程序（源程序（*.vhd）和原理图（）和原理图（*gdf） 2 4.1 计数器模块计数器模块
3、2 4.2 报警模块报警模块 3 4.3 显示模块显示模块 4 4.4 选择模块选择模块 5 4.5 秒表模块秒表模块 6 5.仿真调试和下载结果仿真调试和下载结果 7 6.收获和体会收获和体会 8 课程设计任务书 课题名称课题名称 数字秒表设计 完成时间完成时间 20102010- -1111- -3030 指导教师指导教师 崔瑞雪崔瑞雪 职称职称 副教授副教授 学生姓名学生姓名 赵敏赵敏 班班 级级 B08221B08221 总体设计要求和技术要点总体设计要求和技术要点 1. 秒表共有 6 个输出显示，分别为百分之一秒、十分之一秒、秒、十 秒、分、十分，所以共有 6 个计数器与之相对应，6
4、 个计数器的输出 全都为 BCD 码输出，这样便于和显示译码器的连接。当计时达 60 分 钟后，蜂鸣器鸣响 10 声。 2. 整个秒表还需有一个启动信号和一个归零信号， 以便秒表能随意停 止及启动。 3. 秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计 数器、六进制计数器和报警器组成。在整个秒表中最关键的是如何获 得一个精确的 100HZ 计时脉冲。 工作内容及时间进度安排工作内容及时间进度安排 1) 做出概括的总框架，作出具体的课设安排。11 月 18 号 2) 根据要求分成几个模块，分别用 VHDL 语言进行程序的编写，然后编译，仿真，实 现功能并进行修改。11 月 20 号
5、3) 将设计出来的模块进行组合，编译仿真，实现功能并进行修改。11 月 23 号 4) 对硬件进行学习，并进行软硬件的结合。11 月 29 号 实验成果验收。11 月 30 号 课程设计成果课程设计成果 1与设计内容对应的软件程序 2课程设计报告书 3成果使用说明书 4设计工作量要求 1 一、设计要求：一、设计要求： 1.秒表共有 6 个输出显示，分别为百分之一秒、十分之一秒、 秒、十秒、分、十分，所以共有 6 个计数器与之相对应，6 个计数器的输出全都为 BCD 码输出，这样便于和显示译码器 的连接。当计时达 60 分钟后，蜂鸣器鸣响 10 声。 2.整个秒表还需有一个启动信号和一个归零信号，以便秒表 能随意停止及启动。 3.秒表的逻辑结构较简单，它主要由显示译码器、分频器、 十进制计数器、六进制计数器和报警器组成。在整个秒表中 最关键的是如何获得一个精确的 100HZ 计时脉冲。 二、实验目的：二、实验目的： 通过本次课设，加深
