1、计算机科学与工程学院 课程设计报告 题目全称：题目全称： 用硬件描述语言设计浮点乘法器（补码一位乘法）用硬件描述语言设计浮点乘法器（补码一位乘法） 课程名称：课程名称： 计算机组成原理计算机组成原理 指导老师：指导老师： 职称：职称： 序号序号 学生姓名学生姓名 学号学号 班号班号 成绩成绩 1 2 3 指导老师评语：指导老师评语： 指导教师签字：指导教师签字： 摘摘 要要 数字乘法器，作为现代计算机中必不可少的一部分，其设计工作越来越受到 人们的重视。本文采用硬件描述语言 verilog HDL 设计了一个基于补码一位乘法 的浮点乘法器，设计功能完善，灵活性较好。理论依据包括浮点运算和补码一
2、位 乘法运算。本文对开发环境，测试环境做了简要介绍，并对设计过程进行了详细 的描述分析，使用 Modelsim软件的 Simulator 模块进行了功能仿真。 关键字：浮点运算；补码一位乘法；乘法器；verilog HDL Abstract Digital multiplier,as an essential part of modern computer,its design has been paid more and more attention.In this paper,we use the hardware description language verilog HDL-base
3、d to design a complement of multiplication of floating-point multiplier whose function and flexibility are good.Theoretical basis includes floating-point operations and complement multiplication.In this paper,we introduce the environment of development and test briefly,and the design process is desc
4、ribed in detail analysis,using the Simulator modules of Modelsim software to carry the functional simulation. Key words: floating-point operations; complement of multiplication; multiplier; verilog HDL 目目 录录 第一章第一章 引言引言 . 4 1.1 课题背景 4 1.1.1 应用领域 4 1.1.2 国内外研究现状 . 4 1.2 课题意义及价值 5 1.3 理论依据 5 1.3.1 浮点运算原理 . 5 1.3.2 补码一位乘法运算原理 . 6 1.4 课题的难点、重点、核心问题及方向 9 1.5 本组所做的工作 9 1.6 主要内容与章节安排 . 9 第二章第二章 课题设计与实现课题设计与实现 11 2.1 开发工具简介 11 2.1.1 Ver
