课程设计---基于Verilog HDL数字频率计设计与实现

1、 基于 Verilog HDL 数字频率计设计与实现 课程设计任务书课程设计任务书 学院：计算机与通信工程学院 专业：网络工程专业 课程名称 计算机组成原理 课程设计 时 间 20102011 学年第一学期 1718 周 学生姓名 指导老师 题 目 主要内容： （1）数字频率计前端信号的放大整形处理 （2）数字频率计的 Verilog HDL 设计实现 （3）数字频率计的 CPLD/FPGA 制作 要求： （1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义 及现状研究分析。 （2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。 。 （3）学按要求编写课程设计报告书，能正

2、确阐述设计和实验结果。 （4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应 文献以及实现，给出个人分析、设计以及实现。 应当提交的文件： （1）课程设计报告。 （2）课程设计附件（主要是源程序） 。 - 2 - 指导教师对学生在课程设计中的评价指导教师对学生在课程设计中的评价 评分项目 优 良 中 及格 不及格 课程设计中的创造性成果 学生掌握课程内容的程度 课程设计完成情况 课程设计动手能力 文字表达 学习态度 规范要求 课程设计论文的质量 指导教师对课程设计的评定意见指导教师对课程设计的评定意见 综合成绩 指导教师签字 年 月 日 - 3 - 基于基于 Verilog H

3、DL 数字频率计设计与实现数字频率计设计与实现 摘 要： 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量 方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频 率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速， 以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器 测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个 数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量， 间接测频法适用于低频信号的频率测量。本文阐述了用Verilog HDL语言设计了 一个简单的数字频率计的过程 关键词：周

4、期；EDA；Verilog HDL；数字频率计；波形仿真 - 4 - 目录目录 1 引 言. - 5 - 1.1 数字频率计概述 - 5 - 1.2 频率测量的思想和方法 - 6 - 2 Verilog HDL 简介 . - 9 - 2.1 Verilog HDL 的简介. - 9 - 3 数字频率计系统框图 - 10 - 3.1 数字频率计系统框图 - 10 - 3.2 数字频率计系统部件简介 - 10 - 4 基于 Verilog HDL 数字频率计程序设计 - 11 - 4.1 数字频率计系统模块划分结构 - 11 - 4.2 计数模块 counter - 12 - 4.3 门控模块 gate_control . - 15 - 4.4 分频模块 fdiv . - 18 - 4.5 寄存器模块 flip_latch. - 20 - 4.6 多路选择模块 data_mux. - 22 - 4.7 动态位选模块 dispselect. - 23 - 4.8 BCD 译码模块 disp