1、 组合逻辑电路的课程设计组合逻辑电路的课程设计 之之 4 4 位二进制全加位二进制全加 全减器全减器（改进版（改进版加法器加法器 与减法器的复合器）与减法器的复合器） 自动化工程学院自动化工程学院 摘要摘要：加法器是产生数的和的装置。加数和被加数为输入，和数与加法器是产生数的和的装置。加数和被加数为输入，和数与 进位为输出的装置为半加器。 若加数、 被加数与低位的进位数为输入，进位为输出的装置为半加器。 若加数、 被加数与低位的进位数为输入， 而和数与进位为输出则为全加器。 常用作计算机算而和数与进位为输出则为全加器。 常用作计算机算算术算术逻辑部件， 执逻辑部件， 执 行逻辑操作、 移位与指
2、行逻辑操作、 移位与指指令指令调用。 在电子学中，加法器是一种数位电调用。 在电子学中，加法器是一种数位电 路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术 逻辑逻辑单元单元 （ALU） 之中。） 之中。 加法器可以用来表示各种数值， 如：加法器可以用来表示各种数值， 如： BCD、 加三码，主要的加法器是以二进制作运算。加三码，主要的加法器是以二进制作运算。 简介：简介：对于简单的四位二进制全加器，本文只做简要介绍，因为对对于简单的四位二进制全加器，本文只做简要介绍，因为对 于单一的加法器， 显然是不够实用的， 本文将着
3、重就一种加法器与减于单一的加法器， 显然是不够实用的， 本文将着重就一种加法器与减 法器的组合，即法器的组合，即设计电路设计电路一个电路一个电路实现实现 2 2 个个 4 4 位符号数位符号数 （原码表示）的加减运算。另有一个控制信号（原码表示）的加减运算。另有一个控制信号 selectselect 选择加法运算或减法运算。若有溢出则产生溢出指示选择加法运算或减法运算。若有溢出则产生溢出指示 信号。信号。这种加法器与减法器的复合器将在实际操作中这种加法器与减法器的复合器将在实际操作中 表现的更加的适用。表现的更加的适用。 关键字：关键字： 四位二进制全加器，四位二进制全减器，原理图四位二进制全
4、加器，四位二进制全减器，原理图 Verilog HDLVerilog HDL 仿仿 真真 电路的设计电路的设计： 常见的四位二进制全加器， 通过两片常见的四位二进制全加器， 通过两片 74 283 可以实现全加器的功能可以实现全加器的功能， 即如下图所示：即如下图所示： 单一加法器的真值表如图所示：单一加法器的真值表如图所示： A3 A2 A1 A0 B3 B2 B1 B0 CIN S3 S2 S1 S0 COUT 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 1 0 1 1
