1、 数字电子技术课程设计报告 设计课题：数字抢答器 专业班级：电子信息工程 学生姓名： 指导教师： 设计时间：2009.6 图图 1 数字抢答器框图数字抢答器框图 数字抢答器的设计 设计者： 指导教师： 摘要 关键词 数字抢答器 引言 通过设计数字抢答器可以了解熟悉集成电路的引脚安排，也可帮助我们掌握各芯片 的逻辑功能及使用方法。 1 设计任务与要求 (1) 设计数字抢答器； (2) 设计可以预置时间的定时电路； (3) 设计报警电路； (4) 设计时序控制电路； 2 方案设计与论证 设计制作一个可供八组参赛的数字式竞赛抢答器,每组设置一个抢答按钮，要求具有第 一抢答信号的鉴别和锁存功能，具有计
2、分及计时功能，设置犯规报警电路。 数字抢答器总体方框图如图 1 所示 其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态， 编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢 答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成： 优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢 答、 定时器显示剩余时间。 如果再次抢答必须由主持人再次操作“清除”和“开始”状态开 关。 3 单元电路设计与参数计算 抢答器电路如图 2 所示。 图图 2 数字抢答器电路数字抢答器电路 该电路完成两个功能
3、：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译 码显示电路显示编号；二是禁止其他选手按键操作无效。 工作过程：开关 S 置于“清除”端时，RS 触发器的R端均为，个触发器输出置， 使 74LS148 的ST，使之处于工作状态。当开关 S 置于“开始”时，抢答器处于等待工 作状态，当有选手将键按下时（如按下 S5） ，74LS148 的输出 ,010 012 YYY ,0 EX Y 经 RS 锁存后，1Q=1，BI=1，74LS48 处于工作状态，4Q3Q2Q=101，经译码显示为“5”。此外， 1Q，使 74LS148ST，处于禁止状态，封锁其他按键的输入。当按键松开即按下时， 7
4、4LS148 的 , 1 EX Y 此时由于仍为 1Q，使ST，所以 74LS148 仍处于禁止状态，确 保不会出二次按键时输入信号， 保证了抢答者的优先性。 如有再次抢答需由主持人将开关 重新置于“清除”然后再进行下一轮抢答。 定时电路如图 3 所示。由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预 置时间电路对计数器进行预置， 计数器的时钟脉冲由秒脉冲电路提供。 可预置时间的电路选 用十进制同步加减计数器 74LS192 进行设计。 报警电路如图 4 所示。 由 555 定时器和三极管构成的报警电路如图 4 所示。 其中 555 构成多 谐振荡器，振荡频率 fo1.43/（RI2R2）C，其输出信号经三极管推动扬声器。PR 为控 制信号，当 PR 为高电平时，多谐振荡器工作，反之，电路停振。 图图 3 可预置时间的定时电路可预置时间的定时电路 时序控制电路如图 5 所示。时序控制电路是抢答器设计的关键，它要完成以下三项功能： 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进人正常抢答工 作状态。
