1、 1 VLSIVLSI 设计基础课程设计报告设计基础课程设计报告 班班 级：级： 电子电子 10-02 班班 学学 号：号： 1006040208 姓姓 名：名： 指导教师：指导教师： 2 8 位移位寄存器设计 一、设计要求 1.查阅书籍资料，根据题目要求确定电路结构； 2.明确电路实现的功能； 3.明确电路中端口的数目、所联接的信号类型以及工作时序； 4.采用 Modelsim、 Quartus II、 Altium designer 中的任一种软件， 基于 Verilog 或 VHDL 语言设计综合设计题目中电路，实现功能仿真。 二、设计目的 1.培养学生综合运用所学知识独立完成课题的工作
2、能力，为毕业设计打好基 础； 2.培养学生从文献和调查研究中获取知识的能力，提高学生从别人经验，从 其他学科找到解决问题的新途径的悟性； 3.培养学生综合运用本专业基本理论、基本知识和基本技能的能力，使学生 获得从事本专业工程技术工作的基本训练； 4.培养学生勇于探索，严谨推理，实事求是，用实践来检验理论、全方位地 考虑问题等科学技术人员应具有的素质； 5.提高学生对工作认真负责、一丝不苟，对同学友爱团结、协作攻关，对新 事物能潜心考察，勇于开拓，勇于实践的基本素质。 三、设计的具体实现 1.电路概述 此电路由 8 个 4 选 1 数据选择器、8 个带异步清零的 D 触发器组成。所有的 数据选
3、择器编码端 10 S S 分别对应地接在一起，同时选择 D 触发器的信号数据来 源。D 触发器时钟端 CP 接一起，清零端C R也同样接在一起，这样可以保证级联 D 触发器的同步，和并行输出数据的清零。另，每个 D 触发器的输出对应一位并 行输入。Dsr 是右移串行数据输入端，Dsl 是左移串行数据输入端，分别接最低 有效位对应的数据选择器和最高有效位对应的数据选择器。 3 data3 data2 data1 data0 sel10 result lpm_mux0 inst data3 data2 data1 data0 sel10 result lpm_mux0 inst4 data3 da
4、ta2 data1 data0 sel10 result lpm_mux0 inst5 data3 data2 data1 data0 sel10 result lpm_mux0 inst6 data3 data2 data1 data0 sel10 result lpm_mux0 inst7 data3 data2 data1 data0 sel10 result lpm_mux0 inst8 data3 data2 data1 data0 sel10 result lpm_mux0 inst3 CLRN D PRN Q DFF inst17 CLRN D PRN Q DFF inst19 CLRN D PRN Q DFF inst20 CLRN D PRN Q DFF inst21 CLRN D PRN Q DFF inst22 CLRN D PRN Q DFF inst23 CLRN D PRN Q DFF inst24 VCC CR INPUT VCC S1 INPUT VCC S0 INPUT VCC DsrINPU
