1、 课 程 设 计 报 告 课程名称课程名称 数字逻辑课程设计数字逻辑课程设计 课课 题题 D 触发器的设计触发器的设计 专专 业业 计算机科学与技术计算机科学与技术 班班 级级 计算机计算机 1002 学学 号号 姓姓 名名 指导教师指导教师 2011 年年 12 月月 08 日日 课程设计任务书 课程名称 数字逻辑课程设计 课 题 D 触发器的设计 专业班级 学生姓名 学 号 指导老师 审 批 任务书下达日期： 2011 年 12 月 08 日 任务完成日期： 2011 年 12 月 17 日 目目 录录 一 设 计 内容与要求一 设 计 内容与要求- 二 系 统 分析二 系 统 分析- 三
2、 详 细 设计三 详 细 设计- 四 总 结四 总 结 - 五 附 录 （源代码）五 附 录 （源代码）- 一 、 设 计 内容与设计要 求一 、 设 计 内容与设计要 求 1设计内容：设计内容： 本课程是一门专业实践课程，学生必修的课程。其目的和作用是使学生能将已学过的数字电子 系统设计、 VHDL程序设计等知识综合运用于电子系统的设计中， 掌握运用 VHDL或者 Verilog HDL 设计电子系统的流程和方法，采用 Quartus II 等工具独立应该完成 1 个设计题目的设计、仿真与测 试。加强和培养学生对电子系统的设计能力,培养学生理论联系实际的设计思想，训练学生综合运用 数字逻辑课
3、程的理论知识的能力，训练学生应用 Quartus II 进行实际数字系统设计与验证工作的能 力，同时训练学生进行芯片编程和硬件试验的能力。 题目一 4 线-16 线译码器电路设计； 题目二 16 选 1 选择器电路设计； 题目三 4 位输入数据的一般数值比较器电路设计 题目四 10 线-4 线优先编码器的设计 题目五 8 位全加器的设计 题目六 RS 触发器的设计； 题目七 JK 触发器的设计； 题目八 D 触发器的设计； 题目九 十进制同步计数器的设计； 题目十 T 触发器的设计； 每位同学根据自己学号除以每位同学根据自己学号除以 10 所得的余数加一所得的余数加一，选择相应题号的课题选择相应题号的课题。 参考书目参考书目 1 EDA 技术与技术与 VHDL 程程 序开发基础教程序开发基础教程 雷伏容雷伏容,李俊李俊,尹尹 霞霞 清华大学出版清华大学出版 社社 978-7-302-22416-7 2010 TP312VH/36 2 VHDL 电路设
