1、 1 本科生毕业论文（设计）本科生毕业论文（设计） 8 8 位乘法器的设计位乘法器的设计 姓 名： 指导教师： 院 系： 信息工程学院 专 业： 计算机科学与技术 提交日期： 2010/4/30 2 目目 录录 中文摘要2 外文摘要3 1.绪论4 1.1 概述4 1.2 VHDL 和 MAX+PIUS 简介5 1.3 实验平台6 2乘法器初步设计7 2.1 设计思想7 2.2 乘法器原理7 2.3 乘法器设计流程8 3. 乘法器具体设计9 3.1 右移寄存器的设计9 3.2 加法器模块的设计10 3.2.1 4 位加法器的设计10 3.2.2 8 位加法器的设计11 3.3 乘 1 模块设计1
2、3 3.4 锁存器模块设计14 4. 乘法器仿真17 4.1 8 位加法器仿真17 4.2 乘 1 模块仿真17 4.3 锁存器模块仿真18 4.4 8 位乘法器仿真 18 结束语19 参考文献 20 致谢21 3 8 8 位位乘法器的设计乘法器的设计 摘摘 要要：在微处理器芯片中，乘法器是进行数字信号处理的核心，同时也是微处理器中进行 数据处理的关键部件， 它已经是现代计算机必不可少的一部分。 本文主要是在于如何运用标 准硬件描述语言（VHDL）完成八位乘法器，以及如何做二进制位相乘的运算过程。该乘法器 是由八位加法器构成的以时序方式设计八位乘法器， 通过逐项移位相加来实现乘法功能， 并 以 MAX+Plus II 软件工具进行模拟，仿真并予以显示。 关键字关键字：乘法器；标准硬件描述语言（VHDL） ；移位相加；MAX+Plus II 4 8-bit multiplier design Abstract:In the microprocessor chip,
