1、 1 一、一、数据采集卡设计的功能要求：数据采集卡设计的功能要求： 设计一块三通道的数据采集卡，该数据采集卡可以把外部速度、加速度或压力等 传感器输出的电量信号转换成电压信号， 并且采集储存到相应的三片数据存储器 中，该数据采集卡留有与 PC 机通信的串行接口，PC 可以通过串行口把储存在 数据存储器中的数据读入到 PC 机中。 二、二、数据采集卡原理设计：数据采集卡原理设计： 根据功能要求考虑数据采集卡系统设计方案，设计出系统原理图，并进行参数计 算和原件器件算则，并且说明电路的工作原理。 .数据采集卡理论定义：数据采集卡理论定义： 数据采集卡就是把模拟信号转换成数字信号的设备。 . .数据
2、采集卡数据采集原理：数据采集卡数据采集原理： 利用数字信号处理（Digital Signal Processing,简称：DSP）中，将连续信号 进行采样，得到一串离散的模拟信号，经过 A/D,D/A，计算机（PC 机）处理，得 到最终结果。 举例：现在对一个模拟信号 x(t) 每隔 t 时间采样一次。时间间隔 t 被 称为采样间隔或者采样周期。它的倒数 1/ t 被称为采样频率，单位是采样 数 / 每秒。 t=0, t ,2 t ,3 t 等等， x(t) 的数值就被称为 采样值。所有 x(0),x( t),x(2 t ) 都是采样值。这样信号 x(t) 可以用 一组分散的采样值来表示： 下
3、 图显示了一个模拟信号和它采样后的采样值。采样间隔是 t ，注意，采样点 在时域上是分散的。 2 图 1 模拟信号和采样显示 如果对信号 x(t) 采集 N 个采样点，那么 x(t) 就可以用下面这个数列表 示： 这个数列被称为信号 x(t) 的数字化显示或者采样显示。注意这个数列中仅 仅用下标变量编制索引，而不含有任何关于采样率（或 t ）的信息。所以如 果只知道该信号的采样值，并不能知道它的采样率，缺少了时间尺度，也不可能 知道信号 x(t) 的频率。 根据采样定理，最低采样频率必须是信号频率的两倍。反过来说，如果给定 了采样频率，那么能够正确显示信号而不发生畸变的最大频率叫做恩奎斯特频
4、率，它是采样频率的一半。如果信号中包含频率高于奈奎斯特频率的成分，信号 将在直流和恩奎斯特频率之间畸变。 图显示了一个信号分别用合适的采样率 和过低的采样率进行采样的结果。 采样率过低的结果是还原的信号的频率看上去与原始信号不同。这种信号畸 变叫做混叠（ alias ） 。 出现的混频偏差（ alias frequency ）是输入信号的 频率和最靠近的采样率整数倍的差的绝对值。 3 图 2 不同采样率的采样结果 图给出了一个例子。假设采样频率 fs 是 100HZ, ，信号中含有 25 、 70 、 160 、和 510 Hz 的成分。 图 说明混叠的例子 采样的结果将会是低于奈奎斯特频率（
5、 fs/2=50 Hz ）的信号可以被正确采样。 而频率高于 50HZ 的信号成分采样时会发生畸变。分别产生了 30 、 40 和 10 Hz 的畸变频率 F2 、 F3 和 F4 。计算混频偏差的公式是： 4 混频偏差混频偏差 ABS ABS （采样频率的最近整数倍输入频率）（采样频率的最近整数倍输入频率） 其中 ABS 表示“绝对值”，例如： 混频偏差 F2 =|100 70| = 30 Hz 混频偏差 F3 = |(2)100 160| = 40 Hz 混频偏差 F4 = |(5)100 510| = 10 Hz 为了避免这种情况的发生，通常在信号被采集（ A/D ）之前，经过一个低通滤
6、 波器，将信号中高于奈奎斯特频率的信号成分滤去。在图3的例子中，这个滤波 器的截止频率自然是 25HZ 。这个滤波器称为 抗混叠滤波器 采样频率应当怎样设置呢？也许你可能会首先考虑用采集卡支持的最大频率。 但 是，较长时间使用很高的采样率可能会导致没有足够的内存或者硬盘存储数 据 太慢。理论上设置采样频率为被采集信号最高频率成分的2倍就够了，实际上工 程中选用510倍，有时为了较好地还原波形，甚至更高一些。 通常，信号采集后都要去做适当的信号处理，例如 FFT 等。这里对样本数又有 一个要求，一般不能只提供一个信号周期的数据样本，希望有510个周期，甚 至更多的样本。并且希望所提供的样本总数是整周期个数 的。这里又发生一个 困难，有时我们并不知道，或不确切知道被采信号的频率，因此不但采样率不一 定是信号频率的整倍数，也不能保证提供整周期数的样本。我们 所有的仅仅是 一个时间序列的离散的函数 x(n) 和采样频率。这是我们测量与分析的唯一依 据。 . .数据采集卡设计元件初始清单：数据采集卡设计
