1、 课 程 设 计 2012 年 3 月 2 日 课 程 EDA 技术课程设计 题 目 闹钟系统设计 院 系 电子科学学院 专业班级 电子信息工程 学生姓名 yc 学生学号 指导教师 课程设计任务书 课程 EDA 技术课程设计 题目 闹钟系统的设计 专业 电子信息工程 姓名 学号 主要内容、基本要求、主要参考资料等 主要内容： 设计并制作一个带闹钟功能的24小时计时器。它包括以下几个组成部分： 1、显示屏，由4 个七段数码管组成，用于显示当前时间(时：分)或设置的闹钟时间； 2、数字键，实现09的输入，用于输入新的时间或新的闹钟时间； 3、TIME(时间)键，用于确定新的时间设置； 4、ALAR
2、M(闹钟)键，用于确定新的闹钟时间设置，或显示已设置的闹钟时间； 5、扬声器，在当前时钟时间与闹钟时间相同时，发出蜂鸣声 基本要求： 1、计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。 2、闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。 3、设置新的计时器时间：用户用数字键输入新的时间，然后按“TIME“键确认。在输入过程中，输入 数字在显示屏上从右到左依次显示。例如，用户要设置新的时间12：34，则按顺序输入“1”，“2”，“3”，“4”， 与之对应，显示屏上依次显示的信息为：“1”，“12”，“123”，“1234“。如果用户在输入任
3、意几个数字后较 长时间内，例如5 s，没有按任何键，则计时器恢复到正常的计时显示状态。 主要参考资料： 1 潘松著.EDA技术实用教程(第二版). 北京：科学出版社,2005. 2 康华光主编.电子技术基础 模拟部分. 北京：高教出版社,2006. 3 阎石主编.数字电子技术基础. 北京：高教出版社,2003. 完成期限 2012.3.11 指导教师 专业负责人 2012 年 3 月 7 日 一、总体设计思想一、总体设计思想 1.1.基本原理基本原理 数字闹钟电路的基本结构由两个60进制计数器和一个 24 进制计数器组成， 分别对秒、分、小时进行计时，当计时到 23 时 59 分 59 秒时，
4、再来一个计数脉 冲，则计数器清零，重新开始计时。秒计数器的计数时钟 CLK 为 1Hz 的标准信 号。当数字闹钟处于计时状态时，秒计数器的进位输出信号作为分钟计数器的 计数信号，分钟计数器的进位输出信号又作为小时计数器的计数信号时、分、 秒的计时结果通过 6 个数码管来动态显示。 因此， 通过模式选择信号 KEY1、 KEY2 控制数字钟的工作状态，即控制数字钟，使其分别工作于正常计时，调整分、 时和设定闹钟分、时 5 个状态。当数字闹钟处于计时状态时，3 个计数器允许计 数，且秒、分、时计数器的计数时钟信号分别为 CLK,秒的进位, 分的进位;当数 字闹钟处于调整时间状态时，被调的分或时会一秒一秒地增加；当数字钟处于 闹钟定时状态时，可以设定小时和分；当计时到所设定的时刻时，驱动扬声器， 持续 1 分钟。 2.2.设计框图设计框图 设定按
