欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    毕业设计--基于EDA的数字电压表的设计

    • 资源ID:1421835       资源大小:1.23MB        全文页数:34页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    毕业设计--基于EDA的数字电压表的设计

    1、 毕业设计(论文)毕业设计(论文) 学学 生生 姓姓 名:名: 学学 号:号: 专专 业业 : 应用电子技术应用电子技术 系系 部部 : 计算机科学与技术系计算机科学与技术系 设计设计(论文论文)题目题目: 基于基于 EDA 的数字电压表的设计的数字电压表的设计 指指 导导 教教 师师 : 20122012 年年 6 6 月月 6 6 日日 摘摘 要要 在计算机支持的信息技术时代,电子技术日益数字化,数字电路以及其基本单元简单化, 应用单元标准化、模块化、通用化的特点,长驱直入地深入到电力、通讯、计算机、家电、 机械等行业的应用。数字电压表的设计应包括三个主要部分:作为电压采样端口的模数转换

    2、单元、数据处理单元以及电压值显示单元。要求利用 ADC0804 模数转换器,FPGA 作为数据处 理的核心器件,用 LED 数码管进行电压值的显示。其基本原理是采用数字化测量技术,对直 流电压进行模数转换,转换成不连续、离散的数字形式并加以显示。 关键词关键词 模数转换器 FPGA 数据处理 目目 录录 摘摘 要要 绪绪 论论 1 第第一一章章 系统开发工具简介系统开发工具简介 3 1. 1 EDA 技术简介. 3 1. 2 VHDL 简介. 4 1. 3 CPLD/FPGA 的简介 . 6 1. 4 QUARTUSII 7 1. 5 设计流程. 9 第第二二章章 系统设计与实现系统设计与实现

    3、 10 2.1 设计任务和要求. 10 2. 2 设计原理. 10 2.2.1 模数转换器工作原理 . 11 2.2.2 数据处理及显示单元. 12 2.3 模数转换接口电路的设计 . 13 2. 4 数据处理模块的设计. 14 2.4.1 计算法进行数据处理模块的设计 14 2.4.2 查表法进行数据处理模块的设计 15 2. 5 显示模块的设计 . 17 第第三三章章 系统调试与性能分析系统调试与性能分析 . 18 3.1 仿真波形. 18 3.2 下载及调试. 19 3.3 性能分析. 19 总结总结 20 致谢致谢 21 参考文献参考文献 . 22 附录附录 源程序源程序 23 毕业设

    4、计 (论文) 数字电压表 1 绪绪 论论 EDA 技术在电子信息,通信,自动,控制及计算机应用等领域的重要性日益突出。EDA 技术是计算机技术与电子设计技术相结合的一门崭新的技术, 给电子产品设计与开发带来了 革命性的变化。随着 EDA 技术的发展,硬件电子电路的设计几乎可以依靠计算机完成,大大 缩短了硬件电子设计的周期,从而使制造商能迅速开发出品种多、批量小的产品,满足市场 的需求。 已成为广泛应用于各电子信息领域的前沿技术之一, 用它能克服实验室元器件品种、 规模、数量不足、仪器陈旧老化、实验电路板形式单调,不利于学生创新设计等缺点,对培 养我们的应用能力、综合分析与设计能力和提高综合素质

    5、都具有重要的意义。 QUARTUS是 ALERT 公司最新推出的 EDA 软件工具,其设计工作完全支持 VHDL、VERILOG 的设计流程,其内部嵌有 VHDL、VERILOG 逻辑综合器。第三方的综合工具,如 LEONARDO、 SPECTRUM、SYNPLIFY PRO、FPGA COMPILER有着更好的综合效果,因此通常建议使用这些 工具来完成 VHDL/VERILOG 源程序的综合。它可直接调用这第三方工具同样还具备仿真的功 能,也支持第三方的仿真工具。如 MODELISM。 VHDL 是一种高级描述语言,适用于行为级和 RTL 级的描述,最适用于描述电路的行为。它是 电子设计的主

    6、流硬件描述语言,诞生于 1982 年,VHDL 主要用于描述数字的结构、行为、功 能和接口。 除了含有许多具有硬件特征的语句外, VHDL 的语言形式和描述风格与句法十分类 似于一般的计算机高级语言。 它的程序结构特点是将一项设计实体分成外部和内部两个基本 点部分,其中外部为可见部分,即系统的端口,而内部为不可见部分,即设计实体的内部功 能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的 设计就可以直接调用这个实体。这种设计实体分成内、外部分的概念是 VHDL 系统设计的基 本点。 FPGA 即现场可编程门阵列,它是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展 的产物。FPGA 采用了逻辑单元阵列 LCA 这样一个概念,内部包括可配置逻辑模块 CLB、输出 输入模块 IOB 和内部连线三个部分。它是作为专用集成电路(ASIC)领域中的一种半定制电 路而出现的, 既解决了定制电路的不足, 又克


    注意事项

    本文(毕业设计--基于EDA的数字电压表的设计)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583