1、 1 设计题目： 智力竞赛电子抢答器 设计要求及技术指标: 1、抢答器电路分为抢答电路设计和必答电路设计。 2、抢答电路设计具体要求： （1）抢答组数分为四组，序号为14。 （2）优先判断与指示电路设计。 （3）主持人清除上次抢答结果的电路设计。 （4）主持人给选手打分电路与选手得分累计显示电路设计。 3、必答电路设计具体要求： （1）30秒必答倒计时电路设计。 （2）超时短暂报警。 第 1 章 电路设计简介 1 原理电路设计： 1.1 电路总体工作框图 图 1：课程设计的总体框图 四路 选手 抢搭 按钮 四路 锁存 抢答 电路 开关计时电路 数码管显示 555 定时器 主持人按钮 声音 警示
2、 电路 选手 积分 电路 2 整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢 搭电路， 这部分电路主要采用了四个 74LS595 来实现四位选手仅选可选通一路的 功能实现，并结合使用多个四路与非门(即 74LS10)来实现其对计时电路的控制。 第二部分为计时电路， 其通过两个级联的74LS161与555定时器来实现计时功能， 并通过其对于声音警示电路控制。第三部分为选手计分电路，需用了可加可减的 74LS192 来实现对于选手的加减积分功能。整个电路在学校提供的开发板上，其 中所需使用的 LED 灯、按钮按照开发板作相应的调整。 第 2 章 硬件电路的组成 1 电路工作原理
3、当第一位选手按下按钮，74LS373 锁存器构成的选通电路就会将低电平传 至二极管 led 的负极，此时若有其他选手再按下按钮，其会导致 74LS373 处于锁 存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经 选通一路会通过锁存器阻止其他路数据的传入。另一方面四位按钮通过控制 74LS161 来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。 计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端 与使能端置低电平完成， 而两位已内置好 74LS48 的数码管通过与 74LS161 的输 出管脚来实现时间的显示。因为电路要求 30 秒计时，所以使用计
4、时十位的 74LS161 的低两位作为是否到达 30s 的判断信号，当 Q1、Q0 均为 1 的时候就是 到达 30s，此时通过与非门输出来控制扬声器以及停止计时。 选手计分电路通过使用可加可减的 74LS192 来完成，当其 5 管脚为上升沿 是，其数值加一；而当 4 管脚为上升沿时，其数值减一。而上升的产生则通过使 用电源、地与一个按钮完成。选手分数的显示通过使 74LS192 的输出管脚与已 内置好 74LS48 的数码管相连来完成。 总体电路的设计思路如上，后期搭建电路过程中依据实际情况做了小幅调 整，当整体思路未变。 1.1 总体电路原理图如下: 3 图 2：电路工作原理图 2 单元
5、电路设计及芯片简介 2.1 抢答器控制电路设计 抢答器控制电路是抢答器设计的关键，它要完成以下三项功能： （1）当参赛选手按动抢答键时，灯泡发光，并显示相应的组号，抢答电路封 锁和定时电路开始工作。 （2）当设定的答题时间到，答题人不准再答题并且将按钮弹上。 图 3：抢答器控制电路 4 74LS373 简介： 图 4：74LS373 资料 概括起来： (1)：1 与 11 管脚均置低时，74LS373 起到所存数据作用，保存内部数据组织 外部数据的进入。 (2)： 当 1 管脚置低， 11 管脚置高时， 74LS373 会将输入端的数据传至输出端。 而我就是使用 74LS373 这两种工作功能
6、的转换来实现四路选一的抢答功能 2.2 计时电路设计 2.2.1 显示部分 计时电路由两个异步清零的模十计数器构成， 通过低位 Q3、Q1 的与或门产 生低电平， 并且用此低电平作为自身个位的清零信号以及下一位十位的计数信号。 对其清零通过对于其清零端与使能端置低电平完成，而两位已内置好 74LS48 的 数码管通过与 74LS161 的输出管脚来实现时间的显示。在显示电路中还有一些 与非，这些与非门是用于实现对 30s 的控制，计数的开始、清零，报警声音的产 生与主持人复位电路的实现。 5 图 5：计时电路 图 6：74LS161 资料 2.2.2 计时部分 由 555 定时器产生时间脉冲，参赛选手按动抢答键时，即出现正脉冲，定时 时间 15S，当第一次出现低电平时灯泡熄灭，表示答题时间到，然后主持人即可 按复位。 6 图 7:555 定时电路 它基本原理是，由于电容 C 的两端的电压不能突变，定时器的 2 端电压低触 发端为低电平，输出端 3 为高电平。电源经过 R1、R2给电容 C 充电，当电容的电 压充到电源电压的 2/3 时，555 内部的 MOS 管导通，输出为
