1、 课 程课 程 设 计 说 明 书设 计 说 明 书 课程名称： 数字电子技术课程设计 题 目： 四路抢答器 学生姓名： 专 业： 电子信息科学与技术 班 级： 学 号： 指导教师： 日 期： 2013 年 3 月 29 日 四路抢答器 一、 设计任务与要求 设计一个四组参赛的智力竞赛抢答器 基本要求： （1）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。此时， 抢答器不再接收其他输入信号。 （2）电路具有定时功能。要求回答问题的时间30 秒（显示为 2900） ，时间显 示采用倒计时方式。当达到限定时间时，发出声响提示。 （3）具有计分功能。每组参赛者起始分为 100 分，抢答
2、后由主持人计分，答对 1 次加 10 分，否则减去 10 分 （4）在复位状态下台号数码管不作任何显示（灭灯） 。 提高要求： （5）答题时间还剩 5s 时，每秒发出提示声音。 二、方案设计与论证 抢答器的基本工作原理： 1. 当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回 答，按得快的选手的编号显示在电子显示管上并该选手桌上的发光二极管亮 灯。 2. 此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示。 3. 然后主持人就按下计时开关，选手开始作答，作答的时间少于 30 秒，以倒数 的方式进行，而且通过显示屏把时间显示出来。 4. 当选手作答仅剩 5 秒时，
3、开始通过喇叭响来做提示。如果到了显示“00”时， 计时器不再进行倒数而停留在“00”状态。 5. 此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00” 之前作答成功则加分，分数也是通过计分器显示出来。每位选手初始分数为 100 分，加减分每次 10 分。 6. 之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次 答题。 原理框架图 方案一、对照上面原理框架图，各个主要的部分选用对应功能的芯片进行设计。 方案二、对照框架图，选用各种逻辑站以及相关的逻辑函数进行设计，编号进直 接把锁存器的输出转化 8421BCD 码， 并通过逻辑函数表达式的方式输入到显示译 码器
4、中让其显示出来。 通过比较可以得出方案一更可行，理由在于芯片组上集成的功能要强大些，且用 的元器件的数目会相对少一些这样会更美观而且不容易出错。 三、单元电路设计与参数计算 、抢答电路、抢答电路 设计思路 1.开关模拟抢答按钮，开关闭合表示抢答，断开表示不抢答，每次抢答完必须断 开，为了防止有人在第一次抢答的过程中忘记将开关断开，导致第二次当主持人 复位的瞬间将抢答成功，特别在开关与触发器之间并联蜂鸣器，当开关没有断开 蜂鸣器便一直会响； 主持人 选手抢答 声音提示 记分器 控制电路 定时电路 显示时间 封锁电路 编码器 台号显示 2.两个双 D 触发器，当有人按下抢答按钮之后，其他人无法抢答
5、 3.发光二极管阴极分别接触发器的 Q 非端，阳极接 VCC。 4. 显示编号的电路 当有选手按下了开关后，快的那个选手的编号可以被输出并记忆起来送到 74148 和数码管组成的显示台号电路中去显示出选手编号。 、3030 秒倒计时电路秒倒计时电路 1. 两个模十计数器组成 30 进制减法计数器 在比赛规则里，要求选手的答题时间不能超到 30 秒，因此必须要有一个定时 电路，这个电路可以设计成 30 进制加法器，但是更多的情况下，为了直观的原 因我们采用的是 30 进制减法计数器。 如果选手能在 30 秒里答对， 则算答题成功， 否则为失败。而且在最后的 5 秒钟伴有响声做为提示，当时最后到达
6、 00 时，响 声也会停止。 为了实现 30 进制减法计数器，采用了 74192 芯片，它具有加减法功能，是 同步 10 进制的。 74LS192（54/74194）两个引脚图管脚及功能表如下：74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等 功能，其引脚排列及逻辑符号如下所示： （a a）引脚排）引脚排 列列 (b) (b) 逻辑符号逻辑符号 图中：为置数端，为加计数端，为减计数端，为非 同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3 为计 数器输入端，为清除端，Q0、Q1、Q2、Q3 为数据输出端。 其功能表如下： 输入 输出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加计数 0 1 1 减计数
