1、电子技术课程设计电子技术课程设计 课题：表决器电路设计 系 别： 电气与电子工程系 专 业： 电气工程及其自动化 姓 名： 学 号： 0914111441 2012年 06 月 21 日 成绩评定 一、指导教师评语一、指导教师评语 二、评分二、评分 评分项目 设计报告评分 答辩评分 平时表现评分 合 计 （100 分） 任务完成 情 况 （20 分） 课程设计 报告质量 （40 分） 表达情况 （10 分） 回答问题 情 况 （10 分） 工作态度与纪 律 （10 分） 独立工作 能力 （10 分） 得分 课程设计成绩评定 班级班级 姓名姓名 学号学号 成绩：成绩： 分（折合等级分（折合等级
2、） 指导教师签字 年 月 日 一、设计目的一、设计目的 1.本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设 计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的 电子电路。培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题 的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养 技能、追求创新、走向实用。 2.用已学过的知识和对数字电子技术的基本理论，基本概念，基本方法和 单元电路，逻辑部件的深入认识，而拓宽思路，扩大视野，进一步巩固，扩充 所学知识，提高分析问题和解决问题的能力。 二、二、设计题目和内容设计题目和内容 题目：表决器电路设计
3、1) 用于七人以下会议表决。半数以上人同意通过。 2）应考虑弃权情况，有三人以上弃权，推迟会议再议。 3）根据表决情况显示“否决” “通过” “再议”字样。显示方式自己设 计。 三、电路比较三、电路比较 方案一：用数据选择器分别将通过、否决、弃权的高低电平进行选择，之 后将七人的选择结果用 T 触发器构成的同步二进制加法计数器进行累加。然后 用数字比较器进行比较，如果弃权的票数大于等于 3，则输出为“再议”。如 果弃权的票数小于 3 且通过的票数大于 3，则显示为“通过”。其余的则显示 为“否决”。 方案二：将七人的通过、否决票数用移位寄存器进行寄存，弃权的票数用 另一组移位寄存器进行寄存，然
4、后用 CLK 脉冲信号使其移位寄存器进行右移， 用 T 触发器构成的同步二进制加法计数器进行累加，如果弃权的票数大于等于 3，则输出为“再议”。如果弃权的票数小于 3 且通过的票数大于 3，则显示为 “通过”。其余的则显示为“否决”。 方案对比：方案一用的数据选择器比较多而且反应速度较慢，方案二用器 件较少，比较好一些。 方案二：电路的总体结构 1 1、电路的总体原理框图、电路的总体原理框图 图 1 总体电路原理框图 2 2、工作原理、工作原理 工作原理如图：投票按键部分每人有三个按键，总共 21 个按键，投票时按 下相应的键就可以将相应的信号送入输入转换部分，输入转换部分主要由移位 寄存器组
5、成，它的作用是将投票时并行输入的数据串行输出，在控制电路的作 用下，数据在这里逐个输出进入票数统计部分，这部分主要是由三个 JK 触发器 组成的三位二进制计数器。 四四、各部分电路设计、各部分电路设计 1、投票按键部分电路 投票按键 控制电路 输入转换 结果显示 控制电路 票数统计 票数分析 图 2 投票按键部分原理图 2、输入转换部分及控制电路 图 3 输入转换部分及控制电路图 这部分电路由两个 74LS194N 组成，主要功能是将投票信号作为并行输入， 然后在脉冲信号作用下串行输出，当 S1=S0=1 时为并行输入状态，这时为投票 时间，当投票完以后，所有数据寄存在 74LS194 中，然
6、后通过控制电路将 S1 置 为 0，这时电路工作在右移状态，74LS194N 在脉冲信号作用下,存储的数据在每 次脉冲到达上升沿时，右移一位，做右边的数据从 74LS194 的 QD 端口输出 3 3、票数统计部分及控制电路、票数统计部分及控制电路 这部分电路由三个 JK 触发器组成一个简易的三位二进制计数器，以及三个 三台输出 CMOS 反相器组成的控制电路组成，主要功能是将 74LS194N 中输出的 数据依次相加。T 端口接与 74LS194N 的 Q3 输出端口每次脉冲信号到达上升沿 时若 QD 为 0 则保持，若 QD 为 1 则翻转，脉冲信号与上图中 74LS194N 脉冲信号 同步。 图 4 票数统计部分及控制电路图 4 4、票数分析与结果显示部分电路、票数分析与结果显示部分电路 图 5 票数分析与结果显示部分电路图 5.5.仿真电路图仿真电路图 图 6 5 人通过电路仿真 图 7 2 人通过电路仿真 五五、整体电路图
