1、课程设计任务书课程设计任务书 学生姓名：学生姓名： 专业班级：专业班级： 指导教师：指导教师： 工作单位：工作单位： 题题 目目: : 多路智能竞赛抢答器设计 初始条件：初始条件： 优先编码器 74LS148 RS 锁存器 74LS279 显示译码器 74LS47 定时芯片 555 计数器 74LS192 74LS90 与门 74LS08 或门 74LS32 与非门 74LS00 七段数码管 、蜂鸣器、电容电阻若干 要求完成的主要任务要求完成的主要任务: : 1.1. 基本功能基本功能 设计一个智力竞赛抢答器，可以同时供 8 名选手或 8 个代表队参加比赛，他 们的编号分别是 0、1、2、3、
2、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的 编号相对应，分别是 S0、S1、S2、S3、S4、S5、S6、S7。 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭 灯）和抢答的开始。 抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号 立即锁存，并在 LED 数码管上显示出选手的编号，同时扬声器给出音响提示。此外要 封存输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到系统清零为止。 2.2. 扩展功能扩展功能 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定，档节目 主持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，
3、同时扬声 器发出短暂声响，声响持续 0.5S 左右。 参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示 选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 如果定时抢答时间已到，去没有选手抢答，则本次抢答无效，系统短暂报警， 并封存输入电路，禁止选手超时后抢答，时间显示器上显示 00。 时间安排：时间安排： 7.4： 理论设计 7.57.6：安装调试或仿真 7.7： 撰写报告 7.9： 答辩 指导教师签名：指导教师签名： 2011 年年 7 月月 1 日日 系主任签名：系主任签名： 20112011 年年 7 7 月月 1 1 日日 目目 录录 1.1. 多路智能竞赛
4、抢答器多路智能竞赛抢答器原理与设计原理与设计. 错误错误! !未定义书签。未定义书签。 1.1 抢答器原理 . 4 1.2 总体方案设计 . 4 1.3 电路原理设计 . 5 1.3.1 八路抢答电路设计 . 5 1.3.2 定时电路设计 . 8 2 2. . MultisimMultisim 仿真与制作仿真与制作 . 15 2.1 抢答仿真 15 2.2 定时抢答仿真 17 2.3 仿真结果分析 19 2.4 总电路图 20 3 3. . 结与体会结与体会 21 4 4. .元件清单元件清单 . 22 参考文献参考文献 . 23 1.1. 多路智能竞赛抢答器多路智能竞赛抢答器原理与设计原理与
5、设计 1.11.1 抢答器原理抢答器原理 抢答器基本原理框图如下图 1-1 所示： 抢答者按下抢答按钮后，启动锁存电路，锁存最先抢答者抢答成功的状态，并阻止其 他选手的抢答。译码显示电路将抢答的结果译码显示出来。清零按钮按下后，电路复位回 初始状态后，可以进行下一轮的抢答。 1.2 总体方案设计 第一种方案：第一种方案： 第一种方案流程图如下图 1-2 所示： 抢答按钮连接控制电路，抢答开始，有选手按下抢答按钮后，控制电路是锁存器锁存 各个抢答路的电平高低，从而锁存了第一位抢答者的抢答信号，同时切断其他抢答者的抢 答信号， 阻止其他选手的抢答。 编码器将抢答结果译成二进制数送给下一级译码显示电
6、路， 抢 答 按 钮 锁 存 器 编 码 器 译 码 显 示 控制电路 声响电路 定时电路 译码显示 图图 1 1- -2 2 主 持 人 控 制 开 关 抢 答 按 钮 锁 存 电 路 译 码 显 示 清 零 按 钮 复位控制电路 图图 1 1- -1 1 译码显示电路显示抢答成功者的号码。 声响电路可以发出提醒声响，定时电路有定时抢答功能，并能显示倒计时的时间。 该方案满足设计的功能要求，但是用锁存器锁存抢答结果这一思路有缺陷，就是可能 有两个选手抢答时间间隔很小，两路的抢答信号同时锁存了起来，导致编码器编码出错， 下一级译码显示电路不能显示抢答结果。 第二种方案：第二种方案： 第一种方案流程图如下图 1-3 所示：
