欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    数字电路课程设计—六进制同步加法计数器和序列信号发生器

    • 资源ID:1421405       资源大小:139KB        全文页数:8页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    数字电路课程设计—六进制同步加法计数器和序列信号发生器

    1、 1 目录 1 课程设计目的及要求 1 1.1 课程设计的目的 .1 1.2 课程设计的要求 .1 2 3 位二进制同步加法计数器(无效状态为 010,101)1 2.1 基本原理 1 2.2 设计过程.1 2.2.1 状态图 .1 2.2.2 卡诺图 .2 2.2.3 特性方程,驱动方程.4 2.3 检查能否自启动.4 3 序列信号发生器(010001).5 3.1 基本原理 .5 3.2 设计过程 .5 3.2.1 特性表 5 3.2.2 输出方程 5 3.2.2 卡诺图 5 3.24 输出方程 5 3.3 设计电路图 6 4 设计总结和体会 . 7 5 参考文献 . 8 2 1 课程设计

    2、目的及要求 1.1 课程设计的目的 1.学会使用数字电子实验平台 2.熟悉各个芯片和电路的接法 3.熟练掌握设计触发器的算法 4.懂得基本数字电子电路的功能,会分析,会设计 1.2 课程设计的要求 1.设计六进制同步加法计数器(无效状态为 010 101) 2.设计一个序列信号发生器(期序列为 010001) 2 设计设计六进制同步加法计数器(无效状态为 010 101) 2.1 基本原理 计数器是用来统计脉冲个数的电路,是组成数字电路和计算机电路的基本时 序部件,计数器按进制分可分为:二进制,十进制和 N 进制。计数器不仅有加法 计数器,也有减法计数器。一个计数器如果既能完成加法计数,又能完

    3、成减法计 数,则其称为可逆计数器。 同步计数器:当输入计数脉冲到来时,要更新状态的触发器都是同时翻转的 计数器,叫做同步计数器。设计同步计数器按照下面的思路进行分析! 2.2 设计过程 2.2.1 状态图 000 001 011 100 110 111 时序逻辑问题 状态赋值 状态转换图 最简逻辑表达式 逻辑图 检查能否自启动 选定触发器类型 3 2.2.2 卡诺图 00 01 11 10 001 011 100 xxx 110 xxx 000 111 图 2.1 00 01 11 10 0 0 1 x 1 x 0 1 图 2.2 00 01 11 10 0 1 0 x 1 x 0 1 图 2

    4、.3 0 1 Q1n Q0n Q2n Q1n Q0n Q2n 0 1 Q1n+1的卡诺图 Q1n Q0n Q2n 0 1 4 00 01 11 10 1 1 0 x 0 x 0 1 图 2.4 2.2.3 驱动方程 状态方程 状态方程: nnnnn nnnnn nnnnn QQQQQ QQQQQ QQQQQ 1012 1 0 2001 1 1 2012 1 2 驱动方程: n QJ 12 n QK 02 nn QQJ 201 nn QQK 201 nn QQJ 210 nn QQK 210 2.3 检查电路能否自启动: 将无效态 010,101 代入状态方程(式 2)进行计算,结果如下: 010 101 无效态自成循环,故此时序电路不能自启动。 Q1n Q0n Q2n 0 1 5 3 序列信号发生器(序列 010001) 3.1 基本原理 序列信号发生器是能够依据时钟信号输出规定序列代码的一种时序电路。序列信 号发生器的设计法方法同序列检测器,只是不存在输入信号 X。 3.2 设计过程 000 001 011 100 110 111 3.2.2 特性表 3.2.3 卡诺图 Y 的卡诺图 00 01 11 10 1 0 0 x 0 x 0


    注意事项

    本文(数字电路课程设计—六进制同步加法计数器和序列信号发生器)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583