1、 计算机组成原理计算机组成原理 课课 程程 设设 计计 报报 告告 设计题目：设计题目： 模型计算机控制器的设计 1 模型计算机控制器的设计模型计算机控制器的设计 本课程设计以设计一个模型计算机的控制器（CU）为目标，通过课程设计，进一步加深对中央 处理器的结构和功能的理解，掌握控制器的设计方法和步骤，为今后从事计算机系统设计打下初步 的基础。 1 1 设计要求设计要求 1.1 1.1 功能指标和要求功能指标和要求 1）支持一个规模较小、但功能相对完整的 RISC 指令系统，指令条数不超过 32 条； 2）采用 I/O 端口独立编址方式； 3）系统总线由 CPU 总线延伸形成，总线周期固定；
2、4）不支持中断及 DMA 功能； 5）采用组合逻辑控制方式； 6）忽略复位电路、时钟电路和时序电路的设计，但需说明对时序信号的要求。 1.2 1.2 性能指标要求性能指标要求 1）CPU 字长 8 位，数据总线 8 位； 2）地址总线 8 位，最大寻址空间为 256 字节； 3）I/O 采用独立编址方式，4 位地址码，最大支持 16 个 I/O 端口； 4）时钟频率 1MHz 左右，机器周期为 3-4 个时钟周期； 5）CPU 输出与外部读写控制的控制信号有/MR、/MW、/IOR、/IOW。 1.3 1.3 课程设计要求课程设计要求 根据课程设计指导，完成模型机控制的设计，并提交课程设计报告
3、。 1.4 1.4 时间安排时间安排 1）理解模型机的逻辑结构、数据通路以及指令系统和格式：1 天 2）数据通路设计及分析：1 天 3）指令执行流程设计：1 天 4）微操作的节拍安排与设计：1 天 5）微操作命令逻辑表达式：1 天 2 2 CPU2 CPU 逻辑结构设计逻辑结构设计 2.1 CPU2.1 CPU 逻辑结构的组成逻辑结构的组成 1 1运算器运算器 1）ALU 具有 8 种算术/逻辑运算功能，其运算功能由三位编码 I2I1I0 选择；ALU 除了 2 个数据 输入端 R、 S 和数据输出端 Y 外， 另有一个最低位进位输入信号 C0， 以及 4 个状态输入： 进位输出 C、 结果零
4、 Z、运算溢出 V 和符号位 S。 2）ALU 输出移位器具有直通、左移一位和右移一位的功能，由两位编码 I4I3 选择； 3）ALU 数据输入端有 A 和 B 两个数据锁存器，指令不可访问； 4）标志寄存器 FLAG，4 位，与数据总线的低 4 位连接，能独立置位或清零； 5）4 个通用数据寄存器 R0R3； 6）堆栈指针 SP（8 位） ； 7）数据缓冲寄存器 DR，指令不可访问； 8）地址寄存器 AR（8 位） ，指令不可访问。 2 2控制器控制器 1）程序计数器 PC（8 位） ，具有加 1 的功能； 2）指令寄存器 IR（8 位） ； 3）微操作控制信号发生器，采用组合逻辑控制方式；
5、 4）时钟和时序信号发生器（不需设计） 。 2.2 CPU2.2 CPU 的逻辑结构及数据通路结构的逻辑结构及数据通路结构 图 2-1 CPU 逻辑结构及数据通路结构图 在模型计算机的 CPU 中设置了一个特殊的零寄存器 ZERO，该寄存器的值恒为 0。各 寄存器的编码（地址）见表 2-1。 3 表 2-1 寄存器编码表 寄存器 编码 R0 R1 R2 R3 DR AR SP FLAG ZERO A B PC IR 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 4 3 3 指令系统设计指令系统设计 3 3.1
6、.1 指令字长和寻址方式设计指令字长和寻址方式设计 1）指令字长以单字长为主，少数指令为双字长； 2）指令操作码字段长度可变； 3）数据寻址支持立即寻址、寄存器直接寻址和寄存器间接寻址三种方式； 4）只有取数（LDA）和存数（STO）两条指令可以访问主存。 3.2 3.2 指令系统设计指令系统设计 在以下指令定义中，dR、sR 表示通用数据寄存器组 R0R3（编号 0011）中的一个，data 表 示 8 位立即数，addr 表示 8 位无符号地址，port 表示 4 位 I/O 端口地址。 1）数据传送类指令（8 条） MOV dR, data ；dR data MOV dR, sR ；dR (sR) LAD dR, sR ；dR (sR) STO dR, sR ；(dR) (sR) PUSH sR ；SP (sR)，SP SP+1 POP dR ；SP (SP)1，dR (SP) CLC ；Cy 0 STC ；Cy 1 2）算术运算类指
