1、 毕毕 业业 设设 计（论计（论 文）文） 题 目： 基于可编程逻辑器件的 数字抢答器电路的设计 学 院： 电子工程学院 系 部： 微电子学系 专 业： 集成电路设计与集成系统 班 级： 学生姓名： 导师姓名： 职称： 讲师 起止时间：2011 年 3 月 28 日至 2011 年 7 月 1 日 毕业设计毕业设计( (论文论文) )任务书任务书 题目题目 基于可编程逻辑器件的基于可编程逻辑器件的数字数字抢答器抢答器电路电路的设的设计计 任务与要求任务与要求 采用自顶向下的设计方法，使用硬件描述语言（采用自顶向下的设计方法，使用硬件描述语言（VHDL） ，设计） ，设计 一个一个四路抢答器四路
2、抢答器， 并通过， 并通过 Mentor公司的公司的 modelsim进行仿真进行仿真。 要求：要求： 1 在前期的工作中学会查阅文献资料的方法，能够尽快了解并在前期的工作中学会查阅文献资料的方法，能够尽快了解并 掌握与本课题相关的一些知识，并了解国内外的研究现状。掌握与本课题相关的一些知识，并了解国内外的研究现状。 2 在此基础上，通过软件编程实现题目要在此基础上，通过软件编程实现题目要求，并进行仿真求，并进行仿真，得，得 到一些结果并对其进行正确的分析。到一些结果并对其进行正确的分析。最后如果有条件下载到硬件最后如果有条件下载到硬件 芯片上。芯片上。 3 最后通过毕业论文的撰写，达到总结和
3、提高的目的最后通过毕业论文的撰写，达到总结和提高的目的。 开始日期开始日期 2011 年年 3 月月 28 日日 完成日期完成日期 2011 年年 7 月月 1 日日 主管院长主管院长(签字签字) 年年 月月 日日 毕毕 业业 设设 计计 ( (论文论文) ) 工工 作作 计计 划划 专业专业 集成电路设计集成电路设计与集成系统与集成系统 题目题目 基于可编程逻辑器件的基于可编程逻辑器件的数字数字抢答器抢答器电路电路的设计的设计 工作进程工作进程 起 止 时 间 工 作 内 容 2011.3.28-2011.4.11 查阅资料了解该题目的研究现状，完成开 题报告 2011.4.12-2011.
4、5.2 对该课题相关的知识进行学习，掌握 VHDL 硬件描述语言的编程方法 2011.5.3-2011.6.6 针对题目要求进行编程，用计算机仿真， 并对结果进行分析，得出一些有益的结 果，最后如果有条件下载到硬件芯片上 2011.6.7-2011.7.1 论文的撰写和成稿，准备答辩 主要参考书目（资料） 1、 PLD 与数字系统设计 李辉 编著 西安电子科技大学出版社，2005.5 2、CPLD 应用技术与数字系统设计 陈云洽 保延翔 编著 电子工业出版社， 2003.5 3、基于 Quartus2 的 FPGA/CPLD 数字系统设计实例 周润景 图雅 张丽敏 编 著 电子工业出版社 4、
5、 CPLD/FPGA 可编程逻辑器件应用与开发王道宪 著，国防工业出版社， 2004.1 5、 VHDL 基础及经典实例开发 孟庆海 张洲 编著 西安交通大学出版社 2008.4 6、 EDA 技术和应用 ， 陈新华著，机械工业出版社，2008.8 主要仪器设备及材料 计算机一台并可以上互联网，相应的仿真软件及硬件芯片 论文（设计）过程中教师的指导安排 每周答疑一次 对计划的说明 毕业设计(论文)开题报告 电子工程 学院 微电子学 系 集成电路设计与集成系统 专业 2007 级 01 班 课题名称： 基于可编程逻辑器件的 数字抢答器电路的设计 学生姓名： 学号： 指导教师： 报告日期： 201
6、1 年 3 月 25 日 1 本课题所涉及的问题及应用现状综述 本课题设计一个简单的数字电路系统，运用 VHDL 硬件描述语言来设计抢答器。此抢答器功能 齐全，可以实现四组的抢答判别、答题计时、答题计分功能，同时应用数码管来显示时间和分 数的变化。 根据本课题的要求， 按照典型的 EDA 设计思路， 对抢答器系统进行需求和功能分析。 按自顶向下的层次进行行为级描述和数据流描述。此计时器的设计采用模块化结构，主要由以 下 4 个组成，即 抢答判别模块、抢答计分模块、答题计时模块和总控制模块。在设计此抢答 器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。 CPLD/FPGA 是近几年集成电路中发展最快的产品。可编程逻辑器件依然是集成电路中 最具活力和前途的产业。采用可编程逻辑器件设计逻辑系统克服了
