1、 毕业设计（论文） 基于基于 FPGAFPGA 的图像数据传输控制系统设计的图像数据传输控制系统设计 学院（系） ： XX 专业班级： XX 学生姓名： XX 指导教师： XX 本科生毕业设计（论文）任务书本科生毕业设计（论文）任务书 学生姓名学生姓名：XX 专业班级专业班级：XX 指导教师：指导教师：XX 工作单位：工作单位：XX 设计设计(论文论文)题目题目: 基于 FPGA 的图像数据传输控制系统的设计 设计（论文）主要内容：设计（论文）主要内容： 在掌握学习FPGA的基本原理、结构和应用的基础上，完成基于FPGA的图像数据传 输控制系统的设计与实现。 要求完成的主要任务要求完成的主要任
2、务: 1、查阅不少于 15 篇的相关资料，其中英文文献不少于 3 篇，完成开题报告。 2、FPGA 基本系统的设计。 3、FPGA 外围系统的设计。 4、完成不少于 5000 汉字的英文文献翻译。 5、完成不少于 12000 字的论文。 必读参考资料：必读参考资料： 1 王庆友光电技术北京：电子工业出版社，2005 2Jinghong.DuanDevelopment of Image Processing System Based on DSP and FPGA.Electronic Measurement and Instruments，Aug.16， 2007-July 18 2007 3
3、Bob Zeidman著, 赵宏图译基于FPGA input EN ; input 7:0 IN0 ,IN1 ,IN2 ,IN3 ; input 1:0 SEL ; output 7:0 OUT ; reg 7:0 OUT ; always (SEL or EN or IN0 or IN1 or IN2 or IN3 ) begin if (EN = 0) OUT = 81b0; 12 else case (SEL ) 0 : OUT = IN0 ; 1 : OUT = IN1 ; 2 : OUT = IN2 ; 3 : OUT = IN3 ; default : OUT = 81b0; en
4、dcase end endmodule 这段Verilog HDL语言描述的是一个数据选择器。其中涉及到： 模块声明：module endmodule 端口定义：input output 信号类型：reg 赋值形式：= 常用语法：always语句（时序逻辑、部分组合逻辑） 由于Verilog HDL语言使得复杂的芯片变得易于被人脑所理解，同时使得硬件设计变得 简单顺利，故传统的原理图设计方法正在被硬件描述语言所取代。 13 3 图像传输系统方案设计 3.1 系统总体方案 系统总体设计上包括两个模块，即图像采集模块和图像存储模块，又可以分为以下几 个部分： 图象传感器、 A/D 准换器、 FPG
5、A 主控模块、 SRAM 数据存储器和 D/A 转换器17。 系统的原理框图如下图所示。 图10 系统原理框图 该系统中，图像传感器把捕捉外界图像转换成模拟信号，在主控模块FPGA的控制下， 该模拟信号经A/D转换后成为数字信号，并被传输到外部存储器SRAM中储存起来，当需 要将图像显示出来时，在FPGA的控制下，数字信号经过D/A的转换成模拟信号并传输到外 部显示器上。 3.2 各模块器件的选择 对应系统原理框图，分别选择各部分合适的器件。 FPGA芯片。本系统采用Altera公司的CyclonelI系列FPGA(EP2C20Q240C8)作为系统的 主控制器，该芯片具有18752个LE，2
6、40kbit的内部RAM容量，26个内嵌乘法器单元，4个 模拟锁相环等，广泛应用于汽车电子、消费电子、音视频处理、通信以及测试测量等终 端产品市场。 显示 图像 传感器 图像 A/D 转换 FPGA 主控模块 SRAM 存储器 SRAM 存储器 图像 D/A 转换 14 图 11 Cyclone II 型 FPGA 芯片（EP2C20Q240C8） 图像传感器。图像传感器选择 CMOS 黑白摄像头，它输出模拟的黑白视频图像信号 给后继的 A/D 转换器。 A/D转换器。本次设计采用一款视频解码芯片SAA7111作为A/D转换。该芯片的引脚如 图12所示。 SAA7111是philips 公司生产的可编程视频处理器。 该芯片集AD 与解码功能于一身， 片内附有锁相、自动钳位、自动增益控制、时钟产生、多制式解码等电路，另外，SAA7111 还可对亮度、对比度和饱和度进行控制。它既能支持PAL 电视制式，又可支持NTSC电视 制式。
