欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    基于FPGA的函数信号发生器设计毕业论文

    • 资源ID:1418660       资源大小:14.58MB        全文页数:44页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    基于FPGA的函数信号发生器设计毕业论文

    1、 毕业设计(论文) 题 目 基于 FPGA的函数信号发生器设计 系 (院) 物理与电子科学系 专 业 电子信息科学与技术 班 级 学生姓名 学 号 指导教师 职 称 副教授 二一三年六月十八日 本科毕业设计(论文) I 基于 FPGA 的函数信号发生器设计 摘 要 函数信号发生器在教学、通信、测量等领域是非常重要的的工具。 制作噪声低、频率变换快和分辨率高的信号发生器已引起了现科学界越 来越浓厚的兴趣。由于直接数字频率合成技术(DDS)的各种优点,因 此带来了电子科学界频率合成的革命。 本设计主要讨论了如何利用 FPGA 来实现一个 DDS 系统,该系统 以 FPGA为核心的硬件结构来实现,使

    2、用 Altera 公司的 Cyclone II 系列 开发板。通过对时钟信号进行分频和相位累加,对输出的波形进行调用 LPM-ROM 存储,再经高速 D/A 转换,低通滤波器后输出函数信号。通 过对 Quartus II 开发工具的 VHDL 的编写,电路的连接,时序仿真进行 了研究。而且利用 ModelSim 进行更精确地仿真。仿真通过后,形成顶 层文件得以完成对系统的全面布局,最后将软件硬件互相结合,下载到 开发板 FPGA 芯片上进行硬件调试。利用变化的八位控制字实现了正弦 波、三角波、方波在 1Hz-10MHz 的可调输出,利用除法器控制实现波 形在 0-5V 的幅度调节。 关键词:现

    3、场可编程门阵列;直接数字频率合成技术;VHDL 语言;数 模转换 本科毕业设计(论文) II FPGA-based Function Signal Generator Design Abstract Function generator is a very indispensable tool in communications, measurement, teaching and other fields. So production frequency switching, high resolution and low noise signal generator function ha

    4、s caused growing interest in the scientific community. Because of the Direct Digital Synthesis (DDS) technology has many advantages, the scientific community has brought a revolution frequency synthesizer. This design focus on how to use the FPGA to implement a DDS system, which is the core of the F

    5、PGA hardware architecture to achieve, using Alteras Cyclone II development board series. Through the clock signal frequency and the phase accumulator, the output waveform is stored, and then the D/A converter, the output low-pass filter function signal. Through the Quartus II development tools to wr

    6、ite VHDL, circuit connection, timing simulation were studied. And the use of more accurate simulation with ModelSim. Through simulation, the formation of the top-level file system to complete the overall layout, and finally the combined hardware and software, downloaded to the FPGA chip development board for hardware debugging. Use changes in eight control words to achieve a sine wave, triangle wave, square wave at 1Hz-10MHz adjustable output, the waveform using


    注意事项

    本文(基于FPGA的函数信号发生器设计毕业论文)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583