1、电子技术课程设计报告电子技术课程设计报告 设计课题:数字抢答器 目录目录 设计目的 设计任务与要求 方案设计 主要元器件原理 单元电路设计 总原理图及元器件清单 PCB 设计制作 实物制作 设计结论与心得体会 4 4 路数字路数字抢答器抢答器 一、一、设计目的设计目的 1.掌握 4 路数字抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 二、二、设计任务与要求设计任务与要求 1、设计任务设计任务 设计一台可供 4 名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒 计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响 1 秒。选手抢答时， 数码显示选手组号，同时蜂鸣
2、器响 1 秒，倒计时停止。 2、设计要求设计要求 (1)4 名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手 的编号对应，也分别为 1，2，3，4。 (2)给主持人设置一个控制按钮， 用来控制系统清零 （抢答显示数码管灭灯） 和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按 钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响 提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持 人将系统清零为止。 (4)抢答器具有定时（9 秒）抢答的功能。当主持人按下开始按钮后，定时 器开始倒计时，定时显示器显示倒计时间
3、，若无人抢答，倒计时结束时，扬声器 响，音响持续 1 秒。参赛选手在设定时间（9 秒）内抢答有效，抢答成功，扬声 器响，音响持续 1 秒，同时定时器停止倒计时，抢答显示器上显示选手的编号， 定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器 报警（音响持续 1 秒） ，并封锁输入编码电路，禁止选手超时后抢答，时间显示 器显示 0。 (6)可用石英晶体振荡器或者 555 定时器产生频率为 1Hz的脉冲信号， 作为 定时计数器的 CP 信号。 三、三、方案设计方案设计 1、设计方案设计方案 抢答器具有锁存、定时、显示和报
4、警功能。即当抢答开始后，选手抢答按动 按钮，锁存器锁存相应的选手编码，同时用 LED 数码管把选手的编码显示出来， 并且开始抢答时间的倒计时，同时用 LED 数码管把选手的所剩抢答时间显示出 来。 而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和 选手。抢答时间设定 9 秒，报警响声持续 1 秒。接通电源后，主持人将开关拨到 “清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间； 主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声 器给出声响提示。 选手在定时时间内抢答时， 抢答器完成：优先判断、 编号锁存、 编号显示、扬声器提示。当一轮抢
5、答之后，定时器停止、禁止二次抢答、定时器 显示剩余时间。 如果再次抢答必须由主持人再次操作“清除”和“开始”状态开 关。 2 2、系统框图系统框图 当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过 译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时， 可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为 防止其它开关随后触发而产生紊乱， 最先产生的输出电平变化又反过来将触发电 路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状 态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则 在它们之间存在着随机竞
6、争的问题，结果可能是它们中的任一个产生有效输出。 如图 1. 图 1 系统框图 3 3、方案比较方案比较 方案 1：采用 CD4511 芯片作为抢答信号的触发、锁存和译码输出。这样虽 然比较简便，但实际在实现锁存功能时比较繁琐难实现。 方案 2：采用 D 触发器和译码器来完成抢答部分。虽然元件较多，但在实现 锁存功能时可以简单的实现。 经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案 2。然后 利用软件 Multisim 来进行仿真调试，再进行逐步改进。 四、主要元器件原理四、主要元器件原理 1.74LS1751.74LS175 74LS175 为上升沿 4D 触发器 其引脚图及功能表分别如下所示： 抢答按钮 触发器 锁存电路 译码电路 主 持 人 控 制开关 控制电路 报警电路 秒 脉 冲 产 生电路 定时电路 译码电路 显示电路 显示电路 工作原理：1 脚为 0 时，所有 Q 输出为 0，Q 非输出为 1；9 脚位时钟输入端， 9 脚上升沿将相应的触发器 D 的电平，锁存入 D 触发器。 2 2、74LS4874LS48 74LS48 为 BCD
