欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOCX文档下载
    分享到微信 分享到微博 分享到QQ空间

    EDA课程设计--2位十进制四则运算器电路

    • 资源ID:1417922       资源大小:239.93KB        全文页数:15页
    • 资源格式: DOCX        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    EDA课程设计--2位十进制四则运算器电路

    1、 电子设计自动化 课程设计 题目:题目: 2 位十进制四则运算器电路 院(系)院(系) 专专 业业 届届 别别 班班 级级 学学 号号 姓姓 名名 任课任课老师老师 - 1 - 摘要摘要 电子设计自动化技术是将计算机技术应用于电子设计过程的一 门新技术,即 EDA 技术,它为电子系统的设计带来了革命性的变化。 其作为现代电子设计技术的核心,人们也越来越重视这方面的研究。 在 EDA 工具软件平台上, 对以硬件描述语言 HDL 为系统逻辑描述手段 完成的设计文件,自动完成文件编译、化简、分割、综合、布局布线 以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。 本次设计是基于 Quartus

    2、II 9.0 来完成设计,QuartusII 是 Altera提供的FPGA/CPLD开发集成环境, 其设计工具完全支持VHDL、 Verilog 的设计流程;也可利用第三方的综合工具,如 Leonardo、 Spectrum、Synplify Por、FPGA ComplierII,并直接调用这些工具; 同时还具备仿真功能。 本次设计的目的是输入两个 2 位十进制数(099) ,输出它们的 四则运算(加减乘除)结果;调用 LPM_MULT、LPM_CONSTANT 及 LPM_DIVIDE 模块。实现的方法是利用四则运算的规律和原则进行初 步设计,然后进行调整和修改。经过精心的设计和合理的规

    3、划,最终 完成设计的要求。即在设计的程序中随机的输入两个数,经过加法、 减法、乘法和除法的运算,可以得到正确的运算结果。同时也验证了 本次设计达到所有的设计要求。本设计的创新点在于,输入数是十位 和个位分开输入,这样操作更加简便。 - 2 - 目录 1 1 系统设计系统设计 3 3 一、设计要求.3 二、系统设计方案.4 2 2 单元电路设计单元电路设计 5 5 一、 加法单元.5 二、 减法单元.5 三、 乘法单元.5 四、 除法单元.6 3 3 软件设计软件设计 6 6 一、软件设计平台和开发工具.6.6 二、各模块程序设计.6 4 4 系统测试系统测试 1 12 2 一、 系统的功能测试

    4、及步骤.12 二、 设计所采用的设备和型号12 结结 论论 1 13 3 参考文献参考文献 1 13 3 - 3 - 1、系统设计、系统设计 一、设计要求一、设计要求 要求: 输入两个 2 位十进制数 (099) , 输出它们的四则运算 (加 减乘除) 结果; 可调用 LPM_MULT、 LPM_CONSTANT 及 LPM_DIVIDE 模块。 二、系统设计方案二、系统设计方案 1、系统设计思路: 据设计要求,本设计包含了三个部分,分别是输入部分,计算部 分和输出部分。 由输入端输入 2 个两位数数据和计算模式,计算部分 分别对这两个数据进行加、减、乘、除计算,最后由输出部分依据计 算模式选

    5、择对应的结果输出。 依据计算结果我们可以知道在加法计算中, 输出在 0198 之间, 其结果要有 3 个 LED 灯来显示;减法输出需要 3 个 LED 灯显示, 其中 一个 LED 为当计算结果为负时用“F”代替“-”;乘法输出需要有 4 个 LED 灯来显示;除法输出需要 2 个 LED 灯来显示。从而可知,整体 输出应该设计 4 个 LED 灯来显示其结果。 另加上显示输入的数也需要 4 个 LED 灯,所以实验箱满足本设计要求。 2、总体方案的论证与比较 由输入数据的不同方式,本设计有 2 种输入方案,具体如下: 方案一 输入端接一个由一百进制的 VHDL 程序生成的原理图文件,则输

    6、- 4 - 入数据可直接应用于四则运算,但要将输入在数码管上显示,故需另 做一个模块来将该百进制数显示在数码管上。 方案二 直接用两个十进制的模块作为一个输入, 这样输入数就可以直接 在数码管显示,但要在四则运算中,要将其合成一个百进制数,可将 其中一个十进制数作为十位数,另一个作为个位数。实现的方法是用 一个十进制数乘以 10,,再加上另一个十进制数就可以得到一个百进 制数。 本设计中采用了第二种方案, 因为第二种方案较第一种方案在输 入数据效率方面有了明显地提高,并且操作简便,快捷。 3、各功能块的划分与组成 输入第一个 数的十位 输入第一个 数的个位 输入第二个 数的十位 输入第二个 数


    注意事项

    本文(EDA课程设计--2位十进制四则运算器电路)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583