1、 EDA 技术技术 课课 程程 设设 计计 报报 告告 课题课题 数字时钟数字时钟 姓姓 名名 学学 号号 专业班级专业班级 指导教师指导教师 时时 间间 I 课程设计任务书 班 级 姓 名 题 目 数字电子钟设计 技 术 参 数 、 设 计 要 求 、 检 测 数 据 等 使用 VHDL 设计数字电子钟，要求如下： 1.以二十四时制计时，显示小时、分。 2.可以进行时间设置，通过一个按键切换分、时的设置。 3.具有闹钟功能，可设定闹铃时间，闹铃可通过驱动 LED 代替实现 设 计 进 度 安 排 或 工 作 计 划 2014.1.4 2014.1.5： 熟悉课题，查询相关资料，完成方案选择。
2、 2014.1.62014.1.7，2014.1.102014.1.13： 设计模块划分、实现及各模块调试、验证，整体实现、调试及验证。 2014.1.142014.1.15： 课程设计报告撰写、修改，定稿上交。 其 它 认真阅读 EDA 技术课程设计报告撰写规范；课题小组经协商好要指定 组长并明确分工，形成良好团队工作氛围；基于课题基本要求，各小组课 再细化、增加要求；课题小组每成员均需各自撰写一份课程设计报告。 II 数字钟设计 摘 要 人类社会已进入到高度发达的信息化社会。信息化社会的发展离不开电子信息产品开 发技术、产品品质的提高和进步。实现这种进步的主要原因就是电子设计技术和电子制造
3、 技术的发展，其核心就是电子设计自动化技术，EDA 技术的发展和推广应用又极大的推动 了电子信息产业的发展。 EDA 技术在电子系统设计领域越来越普及， 本设计主要利用 VHDL 语言在 EDA 平台上设 计一个电子数字钟，它的计时为 24 小时小时制，显示满刻度为 23 时 59 分 59 秒，另外还 具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中 包括分频程序模块、时分秒计时、校时程序模块、闹钟控制器程序模块、预制寄存器模块、 闹钟寄存器程序模块和显示驱动器程序设计。且使用 QUARTUS II 软件进行电路波形仿真， 下载到 EDA 实验箱进行验证。 关键
4、词 数字钟；EDA；vhdl语言 目目 录录 课程设计任务书 I 摘 要 . II 1 设计概述 1 2 设计方案 2 2.1 系统设计方案 . 2 3 设计实现 4 3.1 闹钟控制器实现 . 4 3.2 预置寄存器实现 . 4 3.3 闹钟寄存器实现 . 4 3.4 分频电路实现 . 5 3.5 时钟计数器实现 . 5 3.6 显示驱动器实现 . 5 3.7 顶层原件实现 . 6 4 设计验证 7 4.1 闹钟控制器验证 . 7 4.2 预置寄存器验证 . 7 4.3 闹钟寄存器验证 . 8 4.4 分频电路验证 . 8 4.5 时钟计数器验证 . 8 4.6 显示驱动器验证 . 9 5
5、总结 . 11 参考文献 . 12 附录 . 13 1 1设计概述 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的 准确性和直观性， 具有更长的使用寿命， 已得到广泛的使用。 数字钟的设计方法有许多种， 例如可用中小规模集成电路组成电子钟， 也可以利用专用的电子钟芯片配以显示电路及其 所需要的外围电路组成电子钟，还可以利用单片机来实现电子钟等等。这些方法都各有其 特点，其中利用单片机实现的电子钟具有编程灵活，以便于功能的扩展 1。 数字钟无非就是分频计数，设计出 60 进制，24 进制计数器，在这里，秒分计数是 60 进制，时计数是 24 进制，对 1Hz 信号进行
6、 60 分频也就产生了分计数脉冲，对 1Hz 进行 3600 分频也就产生了时计数脉冲，为了方便校时，系统设计时未直接采用试验箱上的 1Hz 作为基准时钟源，而是对 1kHz 进行 1000 分频产生秒脉冲，1000 分频作为校时与闹钟时 间设置脉冲，为方便调闹钟，采用了数据选择器选择输出正常走时或闹钟时间。利用位选 信号进行动态扫描，点亮数码管，显示正常的计时时间。 2 2设计方案 设计要求 在 EDA 实验箱上利用 FPGA、LED 彩灯及数码管实现数字钟设计，功能要求如下： 由试验箱上的时钟信号经分频产生秒脉冲； 用 60 进制和 24 进制实现计时； 可手动校时，能分别进行时分的校正； 可设置闹时功能，当计时到预定时间时，扬声器发出闹铃信号； 2.1系统设计方案 经过参考和分析后
