1、第 1 页 共 50 页 1 绪论 1.1 EDA 技术概论 EDA 技术就是以计算机为工具， 设计者在 EDA 软件平台上， 用硬件描述语 言 VHDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综 合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和 编程下载等工作。 EDA 技术的出现， 极大地提高了电路设计的效率和可操作性， 减轻了设计者的劳动强度。在电子技术设计领域，可编程逻辑器件（如 CPLD、 FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的 灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而 使得硬件
2、的设计可以如同软件设计那样方便快捷。 这一切极大地改变了传统的数 字系统设计方法、设计过程和设计观念，促进了 EDA 技术的迅速发展。 1.2 硬件描述语言 VHDL 1.2.1 VHDL 简介 VHDL全 名Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于 1982 年。VHDL 语言是一种用于电路设计的高级语言。 它 在 80 年代的后期出现。最初是由美国国防部开发出来供美军用来提高 设 计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。 VHDL 翻译成中文就是超高速集成电路硬件描述语言， 主要是
3、应用在数 字电路的设计中。目前，它在中国的应用多数是用在 FPGA/CPLD/EPLD 的 设计中。当然在一些实力较为雄厚的单位，它也被 用来设计 ASIC。 1.2.2 VHDL 的流程设计 从系统总体要求出发，自上而下地逐步将设计的内容细化，最后完成系统硬 件的整体设计。在设计的过程中，对系统自上而下分成三个层次进行设计： 第一层次是行为描述。所谓行为描述，实质上就是对整个系统的数学模型的 描述。一般来说，对系统进行行为描述的目的是试图在系统设计的初始阶段，通 过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶段，并不真正 考虑其实际的操作和算法用何种方法来实现， 而是考虑系统的结
4、构及其工作的过 程是否能到达系统设计的要求。 第 2 页 共 50 页 第二层次是 RTL 方式描述。 这一层次称为寄存器传输描述 （又称数据流描述） 。 如前所述，用行为方式描述的系统结构的程序，其抽象程度高，是很难直接映射 到具体逻辑元件结构的。 要想得到硬件的具体实现， 必须将行为方式描述的 VHDL 语言程序改写为 RTL 方式描述的 VHDL 语言程序。也就是说，系统采用 RTL 方式 描述，才能导出系统的逻辑表达式，才能进行逻辑综合。 第三层次是逻辑综合。即利用逻辑综合工具，将 RTL 方式描述的程序转换成 用基本逻辑元件表示的文件（门级网络表） 。此时，如果需要，可将逻辑综合的
5、结果以逻辑原理图的方式输出。此后可对综合的结果在门电路级上进行仿真，并 检查其时序关系。 应用逻辑综合工具产生的门网络表，将其转换成 PLD 的编程码，即可利用 PLD 实现硬件电路的设计。 由自上而下的设计过程可知，从总体行为设计开始到最终的逻辑综合，每一步都 要进行仿真检查，这样有利于尽早发现设计中存在的问题，从而可以大大缩短系 统的设计周期。 1.3 Quartus II 软件操作流程 双击桌面上 Quartus II 9.0，打开 Quartus 软件。 （1） 新建 VHDL 文件 ，开始编写 VHDL 程序。 （2） 保存 VHDL 文件，文件取名要与程序实体名要一致。 （3） 创
6、建新工程 按下“保存”按纽后会出现如下提示。提示是否为此文件建立一个工程，这 很重要。然后点击“是” ，出现以下窗口，点“Next ” 。 图 1.1 新建工程提示 (4)器件的选择 继续点“Next ” 。然后选择 FPGA 或 CPLD 的有关参数，这些参数都是根 第 3 页 共 50 页 据目标芯片来选择的，如下图所示。 图 1.2 芯片选择 (5)编译 编译： 选择processing菜单中的start compilation命令。 编译完成的提示如下， 点击确定即可。 (6)仿真 这时可以进行仿真，首先要建立波形文件，点“File 选项中 New” ，出现如 下窗口： 图 1.3 建立波形文件 选择 “Vector waveform File”点“OK” 。出现以下窗口。 第 4 页 共 50 页 图 1.4 建立波形文件后出现窗口 双击左边的空白处，设定输入输出信号。设定好波形后，保存波形。之后 点进行仿真。 （7）锁定引脚 引脚锁定，如下图操作： 引脚的锁定是根据不同的电路和不同功能来确定的，不是一层不变的。 选择 Assignments 菜单下的 Pins 命令，
