欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    版图工艺课程设计报告

    • 资源ID:1417774       资源大小:369.50KB        全文页数:16页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    版图工艺课程设计报告

    1、 I 课程设计任务书课程设计任务书 学 院 信息科学与工程学院 专 业 电子科学与技术 学生姓名 班级学号 课程设计题目 Y=A CB 电路和版图设计 实践教学要求与任务实践教学要求与任务: : 1.用 tanner 软件中的 S-Edit 编辑 Y=A CB 电路原理图。 2.用 tanner 软件中的 TSpice 对电路 Y=A CB 进行仿真并观察波形。 3.用 tanner 软件中的 L-Edit 绘制 Y=A CB 版图,并进行 DRC 验证。 4.用 tanner 软件中的 TSpice 对版图电路进行仿真并观察波形。 5.用 tanner 软件中的 layout-Edit 对电

    2、路网表进行 LVS 检验观察原理图与版图的匹配程 度。 工作计划与进度安排工作计划与进度安排: : 第一周 周一:教师布置课设任务,学生收集资料,做方案设计。 周二:熟悉软件操作方法。 周三四:画电路图 周五:电路仿真。 第二周 周一二:画版图。 周三:版图仿真。 周四:验证。 周五:写报告书,验收。 指导教师: 年 月 日 专业负责人: 年 月 日 学院教学副院长: 年 月 日 II 目 录 目 录 II 1.绪 论 1 1.1 设计背景. 1 1.2 设计目标. 1 2.Y= ACB 电路和版图设计 . 2 2.1 Y= ACB 电路结构 . 3 2.2 Y= ACB 电路仿真 . 4 2

    3、.3 Y= ACB 的电路版图绘制 . 5 2.4 Y= ACB 的版图电路仿真 . 6 2.5LVS 检查匹配. 7 总 结 9 参考文献 10 附录一:原理图网表 11 附录二:版图网表 12 1 1.绪 论 1.1 设计背景 Tanner 集成电路设计软件是由 Tanner Research 公司开发的基于 Windows 平台的用 于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括 S-Edit,T-Spice, W-Edit,L-Edit 与 LVS,从电路设计、分析模拟到电路布局一应俱全。其中的 L-Edit 版 图编辑器在国内应用广泛,具有很高知名度。 L-Edit P

    4、ro 是 Tanner EDA 软件公司所出品的一个 IC 设计和验证的高性能软件系统 模块,具有高效率,交互式等特点,强大而且完善的功能包括从 IC 设计到输出,以及 最后的加工服务,完全可以媲美百万美元级的 IC 设计软件。L-Edit Pro 包含 IC 设计编 辑器(Layout Editor)、自动布线系统(Standard Cell Place * TDB File: C:UserslenovoDesktopczxLayout1.tdb * Cell: Cell0 Version 1.17 * Extract Definition File: D:tannerLEdit90Samp

    5、lesSPRexample1lights.ext * Extract Date and Time: 07/05/2013 - 11:13 .include D:tannerTSpice70modelsml2_125.md .param 1=0.5u vvdd Vdd GND 5 va A GND PULSE (0 5 50n 5n 5n 50n 100n) vb B GND PULSE (0 5 50n 5n 5n 100n 150n) vc C GND PULSE (0 5 50n 5n 5n 60n 120n) .tran/op 1n 400n method=bdf .print tran

    6、 v(A) v(B) v(C) v(Y) * Warning: Layers with Unassigned AREA Capacitance. * * * * * * * * 13 * * * * * * * Warning: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = GND (-20,25) * 2 = VDD (-25,95) * 4 = Y (23,57) * 9 = B (43.5,90) M1 VDD B 3 VDD PMOS L=2u W=5u * M1 DRAIN GATE SOURCE BULK (43.5 83.5 45.5 88.5) M2 7 3 8 VDD PMOS L=2u W=7u * M2 DRAIN GATE SOURCE BULK (6 65.5 8 72.5) M3 Y 6 7 V


    注意事项

    本文(版图工艺课程设计报告)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583