1、 数字钟的设计 一、系统功能概述 （一） 、系统实现的功能： 1、具有“时” 、 “分” 、 “秒”的十进制数字显示（小时从 00 23） 。 2、具有手动校时、校分、校秒的功能。 3、有定时和闹钟功能，能够在设定的时间发出闹铃声。 4、能进行整点报时。从 59 分 50 秒起，每隔 2 秒发一次低音“嘟”的信号，连续 5 次， 最后一次为高音“嘀”的信号。 （二） 、各项设计指标： 1、显示部分采用的 6 个 LED 显示器，从高位至低位分别显示时、分、秒。 2、有一个设置调闹钟定时时间、正常时间的按钮，选择调的对象。 3、有三个按钮分别调时、分、秒的时间。 4、有一个按钮用作开启/关闭闹铃
2、。 5、 另外需要两个时钟信号来给系统提供脉冲信号， 使时钟和闹钟正常工作， 分别为 1Hz、 1kHz 的脉冲。 二、系统组成以及系统各部分的设计 1、系统结构描述 /要求：系统（或顶层文件）结构描述，各个模块（或子程序）的功能描述； （一） 系统的顶层文件： 1、 顶层文件图： （见下页） 2、 各模块的解释： （1） 、7 个输入量 clk_1khz、clk_1hz、key_slt、key_alarm、sec_set、min_set、hour_set： 其中 clk_1khz 为闹铃模块提供时钟，处理后能产生“嘟” 、 “嘀”和变化的闹铃声 音；clk_1hz 为计时模块提供时钟信号，每
3、秒计数一次；key_slt 选择设置对象：定时或 正常时间；key_alarm 能够开启和关闭闹铃；sec_set、min_set、hour_set 用于设置时间 或定时，与 key_slt 相关联。各按键输出为脉冲信号。 （2） 、CNT60_A_SEC 模块： 这个模块式将 clk_1hz 这个时钟信号进行 60 进制计数，并产生一个分钟的触发信 号。 该模块能将当前计数值实时按 BCD 码的格式输出。 将该输出接到两位 LED 数码后 能时时显示秒的状态。通过 alarm_clk 可以选择设置对象为时间还是定时值。在设置时 间模式上，key 上的一个输入脉冲可以将 clk 的输入信号加一
4、。在设置定时模式上，key 上的脉冲只修改定时值，不影响时间脉冲 clk 的状态。 同时该模块具有两个输出口 out_do、out_di 来触发整点报时的“嘟” 、 “嘀”声音。 （3） 、CNT60_A_MIN 模块： 这个模块式将 CNT60_A_SEC 的输出信号进行 60 进制计数，并产生一个时位的触 发信号。 该模块能将当前计数值实时按 BCD 码的格式输出。 将该输出接到两位 LED 数 码后能时时显示分的状态。通过 alarm_clk 可以选择设置对象为时间还是定时值。在设 置时间模式上， key 上的一个输入脉冲可以将 clk 的输入信号加一。 在设置定时模式上， key 上的
5、脉冲只修改定时值，不影响时间脉冲 clk 的状态。 同时该模块具有三个输出口 out_do、out_di、out_alarm 来触发整点报时的“嘟” 、 “嘀” 、闹铃声音。 （4） 、CNT24_A_HOUR 模块： 这个模块式将 CNT60_A_MIN 的输出信号做 24 进制计数。该模块能将当前计数值 实时按 BCD 码的格式输出。 将该输出接到两位 LED 数码后能时时显示时的状态。 通过 alarm_clk 可以选择设置对象为时间还是定时值。 在设置时间模式上， key 上的一个输入 脉冲可以将 clk 的输入信号加一。在设置定时模式上，key 上的脉冲只修改定时值，不 影响时间脉冲
6、 clk 的状态。 同时该模块具有一个输出口 out_alarm 来触发整点报时的闹铃声音。 （5） 、PWM_OUT 模块： 该模块为 PWM 产生模块，通过 EN 可开启和关闭 PWM 输出。模块根据 CLK 信 号二分频产生的高低音，并组合，能输出三种声音状态“嘟” 、 “嘀” 、闹铃。而该 三种声音要被秒、分、时的输出触发才能输出 PWM。 （二） 系统各个模块的 VHDL 程序： （1） 、CNT60_A_SEC 模块： 程序源代码如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt60_a_sec is port( clk,clr,enb: in std_logic;-clk：时钟输入信号，clr：清零端，enb：使能端 key: in std_logic; -输入按键脉冲，调整闹铃定时或时间 alarm_clk: in std_logic;-1:alarm 0:clk -设置模式选择：闹铃调节模式、时间调节模式 qout_sl
