欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    单片机与CPLD综合课程设计

    • 资源ID:1417277       资源大小:126.50KB        全文页数:11页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    单片机与CPLD综合课程设计

    1、 单片机与单片机与 CPLDCPLD 综合课程设计综合课程设计 学院学院 电子信息工程学院电子信息工程学院 专业专业 生物医学工程生物医学工程 学号学号 姓名姓名 日期日期 2014 年年 1 月月 4 日日 摘摘 要要 基于单片机与 C P L D 设计了一个键值采集、显示及与 PC 通信的综合应用系统。系统硬件 由单片机、CPLD 及外围电路组成,软件采用 C 语言和硬件描述语言 VHDL 编程。可实现上 行键值采集、 显示, 并将采集到的键值数据通过串口送给 PC; 下行 PC 发送数据由系统接收, 数码管可以显示接收到的数据。该系统工作可靠,在实际设计应用中有一定的参考价值。 引引 言

    2、言 随着电子、计算机技术的飞速发展,单片机与 CPLD 技术都得到了越来越广泛的应用。单片 微型计算机(单片机)自问世以来, 因其小巧灵活、 成本低、 控制能力强、 易于产品化等优势, 在各领域中得到广泛的应用;但纯单片机系统也有弱点:如低速、低可靠性等。可编程逻辑 器件 CPLD 含有数量众多的可编程逻辑宏单元或逻辑块,能够任意组合,可以根据需要设计 成功能各异的逻辑电路;并且可采用 VHDL 语言编程,加速了产品的开发过程,使逻辑电路 的设计变得简单、易于实现;器件的现场可编程,大大地缩短了产品开发周期及方便更新换 代;但在信息处理、逻辑分析、决策判断等方面 CPLD 比不上单片机。因此,

    3、可以将单片机 与 CPLD 器件结合,优势互补,组成软硬件都可灵活编程的系统,以适应不断改变的市场需 求。 一、设计任务一、设计任务 了解单片机与 CPLD 综合实验板及资源,实现如下功能: 检测按键输入:判断按键键值,点亮相应发光二极管,同时数码管显示键值,并通 过串口将键值发给 PC。 由 PC 的串口向实验板发送 19 数据, 通过数码管能将 PC 发送的数据正确显示出来。 二、相关知识介绍二、相关知识介绍 1.单片机技术 P89C60X2 器件采用高性能的静态 80C51 设计,以先进的 CMOS 工艺制造 并包含非 易失性 Flash。 程序存储器可通过并行编程或在系 统编程(ISP

    4、)的方法进行编程。 支持 6 时 钟模式。 P89C60X2 包含 512 字节 RAM ,64K 字节 Flash,32 个 I/O 口,3 个 16 位定时/计 数器 6 中断源,4 中断优先级,嵌套的中断结构,1 个增强型 UART ,看门狗定时器以及片 内振荡器和时钟电路。 此外器件的静态设计使其具有非常宽的频率范围甚至可低至零。 具有两个软件可选的 节电模式,空闲模式和掉电模式,空闲模式冻结 CPU 的运行,但允许 RAM 、定时器、串口 和中断系统继续保持其功能,掉电模式保持 RAM 的内容,但冻结振荡器,这样使其它片内 功能都停止工作。由于是静态设计,时钟停止而不会使用户数据丢失

    5、,操作可从时钟停止点 恢复运行。 2.CPLD 技术 EPM7128S: ALTERA的EPM7128S系列CPLD是基于第二代MAX结构体系地高性能EEPROM 结构的 CPLD。完全符合 IEEE1149.1 JTAG 边界扫描标准,具有 5V ISP 的功能。具有最小 5ns 的引脚到引脚的逻辑时延,最高可 175.4MHz 的计数频率。引脚可配置为开漏输出。每个宏 单元都有独立的可编程电源控制,最多可以节省 50%的功耗。宏单元内的寄存器具有单独的 时钟和复位等信号。支持多种电压接口。实验板上使用的是一个 PLCC84 封装的 EPM7128S , EPM7128S 内部有 128 个

    6、宏单元、8 个逻辑阵列块和 2500 个门电路。 3.综合实验板介绍 本综合实验板采用的是 ATMEL 公司的 ATF1508AS 芯片作为目标 CPLD。 ATF1508AS 与 Altera 公司的 EPM7128S 芯片完全兼容,但是可以擦写的次数可以上万次,方便同学们的练 习。采用 PHILIPS 公司的最新的内置 ISP 下载功能的 64 KB 大容量 Flash 存储器和特大 RAM 的 P89C60X2 单片机做为目标单片机。 三、设计工具简介三、设计工具简介 1.keilC51 Keil C51 是美国 Keil Software 公司出品的 51 系列兼容单片机 C 语言软件开发系统,与 汇编相比,C 语言在功能上、结构性、可读性、可维护性上有明显的优势,因而易学易用。 Keil C51 软件提供丰富的库函数和功能强大的集成开发调试工具。 C51 工具包的整体结构, 如图所示, 其中 uVision 与 Ishell 分别是 C51 for Windows 和 for Dos


    注意事项

    本文(单片机与CPLD综合课程设计)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583