1、 电子技术课程设计 总结报告 摘要 3 第一章 设计指标 4 1.1 设计题目 4 1.2 设计任务和要求 4 1.3 设计原理 4 第二章 系统方案 5 2.1 系统模块及框图. 5 2.2 单元电路设计. 6 2.2.1 秒基准信号发生器 6 2.2.2 计数器 7 2.2.3 数码显示 8 2.2.3 校时切换电路 8 2.2.3 校时切换电路 9 2.2.4 整体电路图 9 2.2.5 部分芯片实际引脚图及功能 11 2.3 multisim 仿真. 12 第三章 方案总结 12 3.1 元件清单. 12 3.2 电路及方案的特点 12 3.3 心得体会. 13 参考文献：. 13 摘
2、要摘要 时钟是生活中必不可少的工具， 实际生活中， 时钟小巧精致甚至很多是作为另一个工具 的附加物（如手机、收音机等） 。但实际上时钟的原型脉冲源是时序逻辑电路完成其逻 辑功能的基础。 如果电源是数字电路的发动机的话， 那么时钟源就是它的轮胎使它能向前运 行，所以几乎所有电子产品都离不开时钟源。本设计目的不在制作生活用的电子时钟，而是 希望通过对电子钟的分模块设计，加深对震荡电路、波形转换、分频器、计数器、数据选择 器、译码器、数码管等的理解，加强对实际集成器件的应用，锻炼电路焊接技术和检查排错 能力。 本设计通过 32768Hz 晶体和 14 位二进制分频器 4060 产生 2Hz 的脉冲信
3、号，再通过 JK 触发器 4027 组成的二分频器产生 1Hz 秒脉冲，比基于 555 定时器的时钟源精确和稳定。显 示部分采用 CD4511 驱动共阴极 7 段数码管。 校时部分采用四二选一数据选择器 74157 芯片 选择正常走时或手动校时。 设计过程中先使用 multisim11.0 进行仿真设计，后又进行实际焊接。 第一章第一章 设计指标设计指标 1.11.1 设计题目设计题目 数字电子时钟 1.21.2 设计任务和要求设计任务和要求 1、时钟的“时”要求用两位显示，采用 24 进制。 2、时钟的“分”、“秒”要求各用两位显示。 3、整个系统要有校时部分，校时时不能产生进位。 1.31
4、.3 设计原理设计原理 1、由石英晶体多谐振荡器和分频器产生 1HZ 标准秒脉冲。 2、“秒电路”、“分电路”均为 0059 的六十进制计数、译码、显示电路。 3、“时电路”为 0023 的二十四进制计数、译码、显示电路。 第二章第二章 系统方案系统方案 2.1 2.1 系统系统模块及模块及框图框图 数字显示电子钟系统包括秒脉冲发生器、秒 60 进制计数器、分 60 进制计数器、时 24 进制计数器、6 个数码管及数字显示译码器、校时与正常走时选择电路、手动校时脉冲发生 电路。系统总体框图如下。 其中通过控制开关控制数据选择器可以选择将 1HZ 秒脉冲信号送给秒计数器并且断开 校时脉冲对分、时
5、计数器的控制，或断开 1HZ 对秒计数器的控制给之清零信号并接通校时 电路与分、时计数器的通道。 2.2 2.2 单元电路设计单元电路设计 2.2.1 2.2.1 秒秒基准信号基准信号发生器发生器 秒基准信号发生器实质上是 1Hz 的时钟信号源，数字电路中的时钟是由振荡器产生的， 振荡器是数字钟的核心。 振荡器的稳定度及频率的精度决定了数字钟计时的准确程度， 一般 来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路 来说，振荡器的输出的幅度范围为 0v5v 的方波信号而不是锯齿波、三角波或其他形式。 利用 555 定时器和电容电阻可以产生时钟脉冲但是其精确度和稳定
6、性不高。而通过 32768Hz 石英晶体和非门构成的振荡器稳定性和精度都很高，但其频率太高需要多 15 级二分频器才 能产生 1Hz 的秒基准信号。 所以考虑使用含有非门和 14 级二进制串行分频器的集成块 CD4060，既可以提供非门又 可以进行 14 级二分频产生 2Hz 的信号，其中反相器并联电阻可使反相器工作在，电压跳变 的转折区，利于起振，阻值不能太小否则无法起振。如图 1。 再将 2Hz 的信号经由双 JK 触发器 4027 芯片组成的二分频器进行二分频得到 1Hz 的秒基 准信号。如下图 2： 2.2.2.2.2 2 计数计数器器 秒、分计数器都是 60 进制计数器，时计数器为 24 进制。考虑到成本，采用 2-5-10 计 数器 74ls90，共需六个。 每个 7490 的引脚 1 和 12 相接构成十进制计数器再由两个 10 进制计数器配上与门构成 60 进制和 10 进制计数器如图 3（60 进制）和图 4（24 进制） 。 QA 12 QB 9 QD 11 QC 8 INB 1 R91 6 R92 7 R01 2 INA 14 R0
