1、 课 程 设 计 任 务 书 （2012 2013第三学期） 设 计 题 目： EDA与数字系统课程设计 学 院 名 称： 电气与自动化工程学院 专 业（班 级）： 自动化2011级 姓 名（学 号）： 起 讫 日 期：2013年7月8日2012年 7月14日 指 导 教 师： 系（教研室）负责人： 1 目录目录 一 课程摘要 二 实验一 Max+Plus2使用练习 三 实验二 3-8译码器 四 实验三 用74161实现十进制加法计数器 五 实验四 六十进制加法计数器 六 实验五 设计一个电路，使八个数码管依次显示0、1、 2、A、B、E、F。 七 实验六 设计一个电路， 使两个数码管显示11
2、2的十二进 制计数，两个数码管显示059的六十进制计数。 八 设计题目：数字频率计 1.二分频电路 2.测量校验信号选择电路 3.计数器电路 4.选存报警电路 5.锁存器电路 6.扫描电路 九 结论感受 十 参考文献 EDA 设计步骤设计步骤 1.设计输入方式设计输入方式 1进入 E：盘，新建工作目录，用英文字母+数字命名。E: zwy01 2进入 Windows 桌面，双击 Max+ plus II 10.0 BASELINE 图 标 2 (或者 C:maxplus2max2win.exe) 5. 启动 File/New 菜单，选择 Graphic Editor，打开原理图 编辑器。 4元件
3、放置（双击编辑工作区空白处，弹出对话框） ； 5元件可以复制，放大，缩小，旋转等； 6在元件之间添加连线，相同名字的导线，在电气上相连； 一组输入信号或一组输出信号，可用合并成 Bus（组） ； 7用( ? )查元件信息；利用帮助信息，解决疑难问题。 8添加输入、输出引脚，并给它们命名； 9在工作目录中保存原理图，方法：FILE/SAVE AS， 输入文件名：如 zab （扩展名 为.GDF） 10画图过程中定时保存文件，以免文件丢失。 2. 编译编译 1. 把当前文件转换成顶层文件。 2. 点击 Assign/Device 菜单，弹出对话框，选择：Device family 选 FLEX10
4、K， Device 选 EPF10K10LC84-4 3. 启动 Max+plus II/Compiler 菜单，选择 Start，开始编译； 4. 在确认该模块逻辑功能正确的前提下，关闭编译对话框， 启动 File/Creat default symbol，在工作目录中生成扩展 名为*.sym 符号文件（元件） 。 3. 计算机仿真（时序模拟）计算机仿真（时序模拟） （1）先建立波形文件 (扩展名是*.scf) 1. 打开菜单 File/New，选 Waveform Editor File(.scf)，OK； 2. 在波形编辑器窗口中单击鼠标右键，选 Enter Nodes from SNF
5、，打开对话框； 3. 在 Type 区选中 Inputs 和 Outputs，单击 List 按钮，可在 其右下方看到设计中的输入输出信号，单击“=”可将这些 信号选到 Selected Nodes 5. 如果是第一次使用该软件，启动 Options/Hardware setup 菜单， 在 Hardware Type 中选 ByteBlaster(MV) 6. 选择 Configure 完成下载 *如果在下载对话框中给出的文件不正确， *可在 File/slect Pogramming File 中选择要下载文件，重新下 载。 合肥工业大学合肥工业大学课程设计任务书课程设计任务书 设计题目
6、EDA与数字系统课程设计 主要内容 了解各种PLD器件的基本结构， 掌握MAX+Plus2的使用方法， 用 图形输入法和Verilog HDL完成规定的基本练习题，在此基础 上完成一个数字系统设计题的设计、 仿真、 下载 （FPGA实现） 。 应收集的 资 料 1.EDA与数字系统设计李国丽 朱维勇 栾铭主编 2.数字电子技术基础 阎石主编 设计 进度 计划 讲课： EDA简介 实验一： Max+Plus2使用练习， 完成一个简单门电路的图形设 计输入、编译、仿真、管脚分配、下载。 （4学时） 实验二： 图形设计输入 3-8 译码器, 同步十进制加法计数器、 同步六十进制计数器。 用六十进制计数器制作十二进制计数器（0112），二 十四进制计数器（0023）和百进制计数器。设计输 入、编译、仿真、管脚分配、下载。（8 学时） 实验三：完成以上实验的 Verilog HDL 设计输入
