1、 LED 电子电子数字钟数字钟 摘要摘要 该 LED 数字钟主要利用 CD4060 产生脉冲，使用计数器 CD4040、 CD4518 进行计数，利用译码器 CD4543 驱动 LED 来显示时间。另外，该电子数 字钟还具有时间校准的功能。 关键词关键词 脉冲、计数器、译码器、LED、时间 目录 1设计目的 1 2总体设计方案 1 3原理框图及原理图 1 4元件简介 3 4.1 脉冲发生器 3 4.2 12 位二进制计数器. 3 4.3 十进制同步加法计数器 4 4.4 译码器 7 5. 主要部分的实现方案. 7 5.1 秒脉冲电路 7 5.2 时间计数器电路 8 6. 焊接步骤. 8 7.
2、总结. 9 参考文献 10 附表 1：元件清单. 11 附表 2：产品效果图. 12 1 1设计目的设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相 比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得 到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序 电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制 作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集 成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可 以进一步学习与掌握各种组合逻辑电路与时序电
3、路的原理与使用方法. 2总体设计方案总体设计方案 该数字钟的的性能指标如下： （1）由晶振电路产生 1HZ 标准秒信号； （2）分、秒为 0059 六十进制计数器； （3）时为 0023 二十四进制计数器； （4）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 3原理框图及原理图原理框图及原理图 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的 起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电 路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电 路构成数字钟。数字电子钟的总体图如图（1）所示。由图（1）可见，数
4、字电子 钟由以下几部分组成： 石英晶体振荡器和分频器组成的秒脉冲发生器； 校对电路； 六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、 时的译码显示部分等。所选的电子制作套件原理图如图（2）所示。 2 图（1） 原理框图 图（2）分立 LED 数字电子钟原理图 显 示 显 示 显 示 译码器 译码器 译码器 24 进制 时计数 60 进制 分计数 60 进制 秒计数 晶体振 分频器 3 4元元件简介件简介 4.1 脉冲发生器脉冲发生器 CD4060 由一振荡器和 14 级二进制串行计数器位组成，振荡器的结构可以是 RC 或晶振电路，CR 为高电平时，计数器清零且振荡器使用
5、无效。所有的计数 器位均为主从触发器。在 CP1(和 CP0)的下降沿计数器以二进制进行计数。在时 钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。CD4060 的引脚图 及其内部方框图如图（3）图（4） 。 图（3）CD4060 引脚图 图（4）CD4060 内部方框图 4.2 12 位二进制位二进制计数器计数器 CD4040 是 12 位二进制串行计数器。所有的计数器为主从触发器。计数器 在时钟下降沿进行计数。CR 为高电平时，对计数器进行清零。由于在时钟输入 4 端使用斯密特触发器，对脉冲上升和下降时间无限制，所有输入和输出均经过缓 冲。CD4040 引脚图及其内部方框图如图（5）
6、图（6） 。 CP 为时钟输入端 CR 为清除端 Q0Q11 为计数器脉冲输出端 VDD 为正电源 Vss 为地 图（5）CD4040 引脚图 图（6）CD4040 内部方框图 4.3 十进制同步加法计数器十进制同步加法计数器 CD4518（引脚图、引脚功能图、逻辑图、时序图如图（7） （8） （9） （10） ） 是二、十进制（8421 编码）同步加计数器，内含两个单元的加计数器，其功能 表如真值表图（11）所示。每单个单元有两个时钟输入端 CLK 和 EN，可用时钟 脉冲的上升沿或下降沿触发。由表可知，若用 ENABLE 信号下降沿触发，触发 信号由 EN 端输入，CLK 端置“0” ；若用 CLOCK 信号上升沿触发，触发信号由 CLOCK 端输入，ENABLE 端置“1” 。RESET 端是清零端，RESET 端置“1”时， 计数器各端输出端 Q1Q4 均为“0” ，只有 RESET 端置“0”时，CD4518 才开 5 始计数。 CD4518 采用并行进位方式，只要输入一个时钟脉冲，计数单元 Q1 翻转一 次；当 Q1 为 1，Q4 为 0
