1、 CPLD/FPGA 应用设计 课程设计 设计题目：设计题目： 多路彩灯控制器多路彩灯控制器 专业班级： 姓 名： 学 号： 同 组 人： 指导教师： 课程设计任务课程设计任务 注：1.课程设计完成后，学生提交的归档文件应按照：封面任务书说明书图纸的顺 序进行装订上交（大张图纸不必装订） 2.可根据实际内容需要续表，但应保持原格式不变。 指导教师签名指导教师签名： 日期日期： 2013/5/27 专业班级 学生姓名 课程名称 CPLD/FPGA应 用设计 设计名称 多路彩灯控制 器 设计周数 15 指导教 设计内容 根据设计要求可知，该系统有 3 个输入信号：基准时钟输 入信号 clk_in,
2、系统复位信号，彩灯节奏快慢选择开关 chose_key;共有 8 路输出信号 led，分别用于控制器 8 路彩 灯。 该彩灯控制器分为两个模块：时序控制电路模块 sxkz，产 生节奏控制信号， 设计方案选择基准时钟频率的1/8和1/16 的时钟信号来改变节奏；显示控制电路 sxkz 模块，产生变 化的花形信号。 设计要求 设计一个 8 路彩灯控制器，16 种花形循环变化，有复位开关。 并且可以选择快慢两种节拍 设计条件 计算机、EDA 软件（QuartusII6.0） 、下载试验箱 学生提交 归档文件 1、 课程设计封面； 2、 课程设计任务书； 3、 设计总体思路，基本原理和框图； 4、 总
3、结与体会； 一、实验目的 设计一个 8 路彩灯控制器，8 种花形循环变化，由渐亮到渐暗。 有清 0 开关，并且可以选择快慢 2 种节拍。 二、实验原理 根据系统设计要求可知，整个系统共有 3 个输入信号：控制彩灯 节奏快慢的基准时钟信号 CLK-IN，系统清 0 信号 CLR，彩灯节奏快 慢选择开关 CJOSE-KEY；共有 8 个输出信号 LED，分别用于控制 8 路彩灯。 据此，可将整个彩灯控制器 CDKZQ 分为 3 大部分：时序控制模 块 SXKZ，产生节奏控制信号，设计方案选择产生基准时钟频率 1/4 和 1/8 的时钟信号来改变节奏；显示控制模块 XSKZ，生成变化的花 形信号，8
4、 种花形循环；顶层模块 caideng，用来联系时序控制模块和 显示控制模块。 三、实验设备 装有 ispDesignEXPERT System 的计算机一台、实验电路板和连线一 套 四实验程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; - Uncomment the following library declaration if instantiating - any Xilinx primitives in this c
5、ode. -library UNISIM; -use UNISIM.VComponents.all; entity caideng is port( clk: in std_logic; clr: in std_logic; led: out std_logic_vector( 7 downto 0); end caideng; architecture Behave of caideng is signal cnt: std_logic_vector( 3 downto 0); begin process(clr,clk) begin if clr=0 then cnt=“0000“; el
6、sif clkevent and clk=1 then cnt led led led led led led led led led led led led led led led led led=“11111111“; end case; end process; end Behave; 五实验步骤 1.可编程逻辑器件的设计流程 2.建立设计项目 启动：在程序栏中选中 Lattice Semiconductor ispEXPERT System 下的 ispDesignEXPERT System 命令，进入 ispDesignEXPERT System Project Navigator 主窗口。左边为项目源窗口，有一个默认的项目标 题金和器件，右边是相应源的处
